Logo Leibniz Universität Hannover
Logo: Institut für Mikroelektronische Systeme
Logo Leibniz Universität Hannover
Logo: Institut für Mikroelektronische Systeme
  • Zielgruppen
  • Suche
 

KAVUAKA Hörgeräte-Prozessor Chip eingetroffen

Chip Foto, Layout-Ansicht und Testumgebung von KAVUAKA.
Chip Foto, Layout-Ansicht und Testumgebung von KAVUAKA.

Der im Rahmen des Exzellenzclusters "Hearing4all" entwickelte Hörgeräte-Prozessor KAVUAKA ist als Chip im Institut für Mikroelektronische Systeme eingetroffen.

Der im Rahmen des Exzellenzclusters "Hearing4all" entwickelte Hörgeräte-Prozessor KAVUAKA ist als Chip im Institut für Mikroelektronische Systeme eingetroffen. Der KAVUAKA Prozessor ist ein sogenannter applikationsspezifischer Instruktionssatz-Prozessor (ASIP). Die generische Basisprozessorarchitektur wurde anhand der im Exzellenzcluster entwickelten Algorithmen getestet, angepasst und optimiert [1,2].Nennenswerte Optimierungen und Erweiterungen sind eine Multiplikations-Additions-Einheit (MAC), die sowohl mit reellen als auch mit komplexen Zahlen rechnen kann, Architekturen für Verlustleistungsoptimierungen bei Registerzugriffen und ein Audio-Interface für eine geringe Latenz.

Der hoch spezialisierte Chip (ASIC) wurde als System-on-Chip (SoC) entworfen. Das SoC besteht aus vier unterschiedlich optimierten Versionen des KAVUAKA Prozessors und 10 weiteren Co-Prozessoren. Diese können separat oder gleichzeitig aktiviert werden, um die Rechenleistung zu erhöhen oder die Verlustleistung zu minimieren. Die durch EUROPRACTICE bereitgestellte und verwendete Chip-Technologie ist für eine niedrige Verlustleistung ausgelegt und hat eine Strukturgröße von 40 nm. Der Chip ist ungefähr 3.6 mm2 groß und die Leistungsaufnahme beträgt wenige tausendstel Watt.

 

[1] Gerlach, L.; Marquardt, D.; Payá Vayá, G.; Liu, S.; Weißbrich, M.; Doclo, S.; Blume, H. (2017): Analyzing the Trade-Off between Power Consumption and Beamforming Algorithm Performance using a Hearing Aid ASIP, 2017 International Conference on Embedded Computer Systems: Architectures, Modeling, and Simulation (SAMOS XVII), IEEE DOI: 10.1109/SAMOS.2017.8344615

 

[2] Seifert, C.; Thiemann, J.; Gerlach, L.; Volkmar, T.; Payá-Vayá, G.; Blume, H.; van de Par, S. (2017): Real-Time Implementation of a GMM-Based Binaural Localization Algorithm on a VLIW-SIMD Processor, International Conference on Multimedia and Expo (ICME) 2017, IEEE DOI: 10.1109/ICME.2017.8019478