Logo Leibniz Universität Hannover
Logo: Institut für Mikroelektronische Systeme
Logo Leibniz Universität Hannover
Logo: Institut für Mikroelektronische Systeme
  • Zielgruppen
  • Suche
 

RAPANUI - Rapid-Prototyping for Media Processor Architecture Exploration

Leitung:Jun.-Prof. Dr.-Ing. G. Payá-Vayá
Bearbeitung:M. Sc. Florian Giesemann

Im Fachgebiet Architekturen und Systeme wird der gesamte Entwurfsprozess von VLSI-Prozessoren für die Signalverarbeitung abgedeckt. Es werden überwiegend programmierbare oder dedizierte Signalprozessoren für die Bildverarbeitung, Video- und Multimediaanwendungen entworfen und implementiert. Die steigende Komplexität solcher Prozessoren spiegelt sich auch in deren Verifikation. Dank der heutigen hoch entwickelten auf rekonfigurierbaren Bausteinen (FPGAs) basierenden Emulatoren, ist es möglich, einen kompletten Prozessor abzubilden und im Zielsystem mit realitätsnahen Anwendungen unter Echtzeitbedingungen zu testen. Ein Hauptziel dieses Projekts ist es, diesen Prozess des Rapid Prototyping in eine neue Entwurfsmethodologie zu integrieren, um die Exploration und Evaluation neuartiger Prozessorarchitekturen zu unterstützen und eine intensive Verifikation zu ermöglichen.

Traditionelle Prozessor-Simulatoren geben wenig Auskunft darüber, welchen Einfluss eine Modifikation der zu simulierenden Architektur auf die unterschiedlichsten Eigenschaften der Zielimplementierung haben wird, da die Entwicklung des Simulators eine hohe Performance verfolgt und daher nicht ein intuitives Modell der Architektur darstellt.

Wir schlagen eine neue Prototyping-basierte Entwurfsmethodologie für Prozessorarchitekturen der digitalen Signalverarbeitung vor. Zusätzlich zu der Performanceanalyse und Verifikation mit Hilfe eines in einer objektbasierten Sprache erstellten Architekturmodells, wird das Ausführen einer bildverarbeitenden Anwendung unter Echtzeitbedingungen bei Verwendung der emulierten Hardware unterstützt.

Publikationen

Payá-Vayá, G.; Langerwerf, M.; Pirsch, P. (2005): RAPANUI: Rapid Prototyping for Media Processor Architecture Exploration, SAMOS V Workshop 2005, Timo D. Hämäläinen, Andy D. Pimentel, Jarmo Takala, et al., Springer, Berlin Heidelberg (32-40)

Payá-Vayá, G.; Langerwerf, M.; Pirsch, P. (2007): Design Space Exploration of Media Processors: A Generic VLIW Architecture and a Parameterized Scheduler, ARCS 2007, LNCS 4415, Springer-Verlag, Berlin Heidelberg (254-267)

Payá-Vayá, G.; Martín-Langerwerf, J.; Taptimthong, P.; Pirsch, P. (2007): Design Space Exploration of Media Processors: A Parameterized Scheduler, Proceedings of the Intl. Conference on Embedded Computer Systems: Architectures, Modeling and Simulation (IC-SAMOS 2007), IEEE (41-49)

Payá-Vayá, G.; Martín-Langerwerf, J.; Pirsch, P. (2007): RAPANUI: A case study in Rapid Prototyping for Multiprocessor System-on-Chip, 10th EUROMICRO Conference on Digital System Design (DSD 2007): Architectures, Methods and Tools, IEEE Conference Publishing Services, Los Alamitos (California, USA) (215-221)

Payá-Vayá, G.; Martín-Langerwerf, J.; Moch, S.; Pirsch, P. (2009): An Enhanced DMA Controller in SIMD Processors for Video Applications, Architecture of Computing Systems - ARCS 2009, Lecture Notes in Computer Science(Vol. 5455/2009), Berekovic et al., Springer Berlin / Heidelberg (159-170)

Payá-Vayá, G.; Martín-Langerwerf, J.; Giesemann, F.; Blume, H.; Pirsch, P. (2009): Instruction Merging to Increase Parallelism in VLIW Architectures, International Symposium on System-on-Chip 2009, Intl. Symposium on System-on-Chip, J. Nurmi, J. Takala, O. Vainio, IEEE (143-146)

Payá-Vayá, G.; Martín-Langerwerf, J.; Pirsch, P. (2010): A Multi-Shared Register File Structure for VLIW Processors, Journal of Signal Processing Systems, 58(2), Springer New York (215-231)

Payá-Vayá, G.; Martín-Langerwerf, J.; Banz, C.; Giesemann, F.; Pirsch, P.; Blume, H. (2010): VLIW Architecture Optimization for an Efficient Computation of Stereoscopic Video Applications, The 2010 International Conference on Green Circuits and Systems, IEEE (457-462)

Payá-Vayá, G.; Martín-Langerwerf, J.; Blume, H.; Pirsch, P. (2010): A Forwarding-sensitive Instruction Scheduling Approach to Reduce Register File Constraints in VLIW Architectures, Application-specific Systems, Architectures and Processors, 2010. ASAP 2010. 21th IEEE International Conference on, François Charot, Frank Hannig, Jürgen Teich, and Christophe Wolinski, IEEE (151-158)

Payá Vayá, G. (2011): Design and Analysis of a Generic VLIW Processor for Multimedia Applications, Informationstechnik, Informationstechnik, Shaker Verlag (194)

Nolting, S.; Payá-Vayá, G.; Schmädecke, I.; Blume, H. (2012): Evaluation of a Generic Radix-4 CORDIC Coprocessor Tightly Coupled with a Generic VLIW-SIMD ASIP Architecture, ICT.OPEN 2012 Conference

Übersicht