Logo Leibniz Universität Hannover
Logo: Institut für Mikroelektronische Systeme
Logo Leibniz Universität Hannover
Logo: Institut für Mikroelektronische Systeme
  • Zielgruppen
  • Suche
 

Stochastic Processor

Leitung:Jun.-Prof. Dr.-Ing. G. Payá-Vayá, Prof. Dr.-Ing. Holger Blume
Bearbeitung:M.Sc. Moritz Weißbrich
Laufzeit:Februar 2016 - Januar 2019
Förderung durch:Deutsche Forschungsgemeinschaft (DFG)

Bild Stochastic Processor

Quantifizierung des Trade-Offs zwischen Energie und Berechnungsgenauigkeit in Computer Vision Prozessorarchitekturen erweitert mit stochastischen Berechnungsmechanismen

Stochastische Berechnungsmechanismen sind in jüngster Zeit als vielversprechender Ansatz für den Entwurf energieeffizienter integrierter Hardwaresysteme bekannt geworden. Sie berücksichtigen die Fähigkeit vieler Anwendungen (z.B. Computer Vision) einen Rechengenauigkeitsverlust zu tolerieren. Anstatt des Entwurfs von Hardware für worst-case Szenarien mit großen Sicherheitsabständen, können Designer diese Beschränkungen lockern und bewusst Hardwarevariabilität für signifikante Verbesserungen der Berechnungsperformanz und Energievorteile ausnutzen. Typische Hardwarebeschränkungen sind die Zieltaktfrequenz oder Betriebsspannung. Eine Reduktion der Betriebsspannung wird die Energieaufnahme signifikant reduzieren, während die Fehlerrate (d.h. Fehlfunktion) der Implementierung steigt. Wie „unpräzise“ Hardware designt werden kann, um die Fehlerrate trotz Ausnutzung der Hardwarevariabilität zu reduzieren, ist die wesentliche Fragestellung für stochastische Berechnungsmechanismen. Das Verständnis aller Trade-Offs und der Auswirkungen der unpräzisen Berechnung auf die Zielanwendung ist zwingend erforderlich.

Die Nutzung stochastischer Berechnungsmechanismen in Prozessorarchitekturen und Computer-Vision-Anwendungen setzt die Untersuchung neuer Hardwareentwurfstechniken auf allen Designebenen (Anwendung, Prozessorarchitektur und Chiplayout) voraus. Dieses Projekt beabsichtigt, die Quantifizierung der Energie-Genauigkeits-Trade-Offs in Computer-Vision-Prozessorarchitekturen, die mit stochastischen Berechnungsmechanismen erweitert werden. Dazu werden zwei verschiedene Architekturen (VLIW Prozessor erweitert mit SIMD Instruktionen und ein Vektor Prozessor), die die inhärente Datenparallelität von Computer-Vision-Anwendungen orthogonal ausnutzen, untersucht. Unterschiedliche Datenverarbeitungscharakteristika resultieren in verschiedenen Hardwaremechanismen, die verschiedene stochastische Berechnungsansätze benötigen, um die Performanz und/oder Energieeffizienz zu steigern. Analytische Fehlermodelle der stochastischen Berechnungsmechanismen werden erarbeitet, um die Genauigkeit und den Energiebedarf beider Prozessorarchitekturen abzuschätzen. Weiterhin wird FPGA-basiertes Rapid-Prototyping eingesetzt zur Beschleunigung nicht nur der Verifikation und Analyse der Prozessorperformanz, sondern auch der Berechnung der Fehlermodelle der stochastischen Hardwaremechanismen und Energiebedarfsmodelle unter Berücksichtigung der Switching-Activity. Verschiedene Merkmalextraktionsalgorithmen mit unterschiedlicher Qualität, Verlässlichkeit und Recheneffizienz für Objekterkennung und -tracking werden benutzt um den Einfluss des stochastischen Berechnungsfehlers zu evaluieren. Letztendlich ermöglicht  dieses Projekt nicht nur die Auswahl und das Verständnis der für die exemplarische Anwendung optimalen Prozessorarchitektur, sondern auch die Identifikation neuer stochastischer Mechanismen für verschiedene, für Computer-Vision-Anwendungen geeignete, Prozessorarchitekturtypen.

Übersicht