Logo Leibniz Universität Hannover
Logo: Institut für Mikroelektronische Systeme
Logo Leibniz Universität Hannover
Logo: Institut für Mikroelektronische Systeme
  • Zielgruppen
  • Suche
 

Schaltungsentwurf und physikalisches Design für eine neuartige FPGA-Architektur

Leitung:Prof. Dr.-Ing. H. Blume, Jun.-Prof. Dr.-Ing. G. Payá-Vayá
Bearbeitung:B. Bredthauer, C. Spindeldreier
Laufzeit:Mai 2013 - Juli 2014
Förderung durch:Bundesministerium für Bildung und Forschung

Bild Schaltungsentwurf und physikalisches Design für eine neuartige FPGA-Architektur

Projektziel

Ziel des vom BMBF im Rahmen des KMU-Innovativ Programms geförderten Projektes ist die Untersuchung und Validierung der Machbarkeit und der erzielbaren Leistung eines neuartigen Field Programmable Gate Array (FPGA) in der höchstintegrierten 28nm Halbleitertechnologie.

Die vom Projektpartner Cologne Chip AG konzipierte, neuartige FPGA-Architektur soll im Rahmen des Projekts als Schaltung und physikalisches Design für die Fertigung eines FPGAs in der Zieltechnologie entwickelt werden. Dabei ist zu prüfen, ob die in Simulation und Abschätzung aufgezeigte erhebliche Reduktion der Chipfläche und der Leistungsaufnahme, sowie die Steigerung der Geschwindigkeit auch schaltungstechnisch realisierbar ist.

Beitrag des IMS

Am Fachgebiet für Architekturen und Systeme wird die neue FPGA-Architektur evaluiert und die Effizienz mit aktuellen, kommerziellen und  forschungsorientierten FPGA-Architekturen verglichen. Besonderes Augenmerk liegt dabei auf der Effizienz der Architektur hinsichtlich Chipfläche und Verlustleistungsaufnahme. Dieser Vergleich erfolgt auf Basis aussagekräftiger Algorithmen aus der Signalverarbeitung. Die gewonnenen Erkenntnisse fließen anschließend in die Optimierung der neuen Architektur ein.

Das Fachgebiet für Entwurfsautomatisierung evaluiert die bereits vorhandene Place&Route-Software anhand des aktuellen Stands der Technik unter Berücksichtigung der neuen FPGA-Architektur. Weiterhin werden Vorschläge zur Verbesserung der Platzierungs- und Verdrahtungsalgorithmen erarbeitet, um die vorhandenen FPGA-Ressourcen effektiver auszunutzen, bzw. bessere Timing-Ergebnisse zu erreichen.

Übersicht