Logo Leibniz Universität Hannover
Logo: Institut für Mikroelektronische Systeme
Logo Leibniz Universität Hannover
Logo: Institut für Mikroelektronische Systeme
  • Zielgruppen
  • Suche
 

Efficient Real-time Processing of EEG-Signals

Leitung:Prof. Dr.-Ing. Holger Blume, Jun.-Prof. Dr.-Ing. G. Payá-Vayá
Bearbeitung:Marc-Nils Wahalla, Dipl.-Ing.

Bild Efficient Real-time Processing of EEG-Signals

Ein Brain-Computer-Interface (BCI) ist ein System, welches auf Basis von Messungen der Aktivität des Zentralnervensystems Signale zur Ansteuerung eines artifiziellen Systems erzeugt, um beispielsweise bestimmte Aufgaben des menschlichen Handelns zu ersetzen, verbessern oder ergänzen. Moderne BCIs basieren häufig auf der Dekodierung beziehungsweise Interpretation von EEG-Signalen, da entsprechende Systeme sowohl nicht-invasiv als auch kostengünstig verfügbar sind. Diese Sensoren erfassen eine Vielzahl unabhängiger, überlagerter Signale, die eine direkte Verwendung zur Ansteuerung eines digitalen Systems erschweren. Daher sind für jede Anwendung und entsprechende Anwendungsumgebungen speziell entwickelte und angepasste Algorithmen erforderlich. Im Rahmen dieses Projektes werden daher Methoden zur effizienten Echtzeitverarbeitung von EEG-Signalen untersucht. Das Institut für Mikroelektronische Systeme entwickelt hierfür ein Komplettsystem aus dedizierter, konfigurierbarer Hardware in Kombination mit einem speziell für die Verarbeitung von EEG-Signalen angepassten Signalverarbeitungs-Framework.

Weiterhin werden im Rahmen dieses Projekts auch unterschiedliche EEG-Sensorplattformen untersucht und bezüglich ihrer Einsetzbarkeit für verschiedene Szenarien untersucht. Klassischen EEG-Hauben mit typischerweise mehr als 20 Elektroden, welche äquidistant über die Schädeloberfläche verteilt sind, erweisen sich für einen Einsatz im Alltag als umständlich. Daher werden auch zunehmend speziellere EEG-Sensorplattformen entwickelt, welche sich in erster Linie durch eine geringere Anzahl und speziellere Anordnungen der eingesetzten EEG-Elektroden von den Hauben unterscheiden. In der Regel führt dies zu einer deutlich komfortableren Einsetzbarkeit, wobei durch die geringere örtliche Auflösung natürlich von einem geringeren Informationsgehalt auszugehen ist. Mittelfristig ist daher auch die Untersuchung der Anwendbarkeit möglichst minimal-einschränkender EEG-Lösungen für einzelne Klassifikationsfragestellungen und -algorithmen bei (nahezu) gleichbleibender Klassifikationsgenauigkeit interessant.

Die Entwicklung von optimierten Algorithmen für die Verarbeitung von EEG-Signalen setzt physiologische Kenntnisse voraus und wird bisher in der Regel offline im Kontext einer Software-Umgebung durchgeführt. Um entsprechende Algorithmen auch in Echtzeit zu testen und optimieren zu können, ist eine auf Hardwareebene optimierte Verarbeitung erforderlich. Hierfür soll das entwickelte Framework auch ohne tiefgehende Kenntnisse der spezifischen rekonfigurierbaren Hardware leicht zugänglich und einfach an die jeweilige Aufgabe anpassbar sein. Um Gleichzeitig eine hohe Flexibilität in der algorithmischen Verarbeitung zu gewähren, muss das entwickelte Framework eine größtmögliche Anzahl der Verarbeitungsschritte gängiger Algorithmen beinhalten. Als Basis für die Auswahl der entsprechenden Algorithmen dienen die Veröffentlichungen im Umfeld der sogenannten „BCI Competitions“. Im Rahmen dieser wurden für verschiedene Klassifikationsprobleme mit jeweils eigenen Referenzdatensets Wissenschaftler aufgefordert, entsprechende Algorithmen für die jeweilige Fragestellung zu entwickeln.

Das entwickelte Hardwaresystem soll gleichermaßen für den Laboreinsatz als auch für anwendungsnahe Umgebungen geeignet sein. Ersteres erfordert eine Vielzahl an Schnittstellen bei lokalem, z.B. an einen HOST-PC fest angebundenen, Betrieb. Ein anwendungsnaher Einsatz setzt jedoch zwingend eine autark arbeitende und somit auch akkubetriebene Lösung der Energieversorgung voraus. Um gleichzeitig eine größtmögliche Laufzeit zu erzielen, verwendet das System für die Implementierung der Signalverarbeitung einen Flash-basierten FPGA, welcher explizit für Ultra-Low-Power-Anwendungen geeignet ist. 

Übersicht