Architekturen der digitalen Signalverarbeitung
Lernziele
Die Studierenden können Algorithmen der digitalen Signalverarbeitung in Schaltungen und Systemen umsetzen. Sie verstehen Architekturen zur Realisierung arithmetischer Grundoperationen. Sie kennen Maßnahmen zur Leistungssteigerung durch Parallelverarbeitung und Pipelining. Sie verstehen die Auswirkungen auf Größe und Geschwindigkeit der Schaltung.
Vorlesungsbeginn
Montag, 09.04.2018
Vorlesungen
Montags, 09:30 - 11:00 Uhr, Seminarraum 335, Gebäude 3703 (TI-Gebäude)
Übungen
Die Übungen finden im Anschluss an die Vorlesungen statt.
Übungsbetreuer
Kontakt: adsv
ims.uni-hannover.de
Prüfung/Nachweisprüfung
Mündlich, Dauer 30 min, keine Unterlagen erlaubt
Prüfungstermine
Nach Vereinbarung
Begleitmaterial
Buch zur Vorlesung
Downloadbereich im StudIP
Inhaltsverzeichnis
- Einführung
- Grundschaltungen in CMOS-Technologie
- Realisierung der Basisoperationen: 1. Zahlendarstellungen
- Maßnahmen zur Leistungssteigerung
- Arrayprozessor-Architekturen
- Filterstrukturen
- Realisierungen der Diskreten Fourier-Transformation
- Architekturen von digitalen Signalprozessoren
- Multiprozessorsysteme
- Implementierung von DSP-Algorithmen
2. Addierer und Subtrahierer
3. Multiplizierer
4. Dividierer
5. Realisierung elementarer Funktionen