ForschungForschungsprojekte
ZuSE-KI-AVF - Anwendungsspezifischer KI-Prozessor für die intelligente Sensorsignalverarbeitung im autonomen Fahren

ZuSE-KI-AVF - Anwendungsspezifischer KI-Prozessor für die intelligente Sensorsignalverarbeitung im autonomen Fahren

Leitung:  Prof. Dr.-Ing. Holger Blume
Team:  M.Sc. Oliver Renke, M.Sc. Christoph Riggers, M.Sc. Till Fiedler
Jahr:  2020
Förderung:  BMBF
Laufzeit:  Oktober 2020 - September 2023
Weitere Informationen https://www.elektronikforschung.de/projekte/ki-avf
Bemerkungen:  Dream Chip Technologies GmbH, Robert Bosch GmbH, Cadence Design Systems GmbH, Rheinisch-Westfälische Technische Hochschule Aachen, Technische Universität Kaiserslautern, Technische Universität Braunschweig

Innovative Fahrerassistenzsysteme erfordern neue, leistungsfähige Hardwareplattformen, die in der Lage sind, hochauflösende und mehrdimensionale Datenmengen in Echtzeit zu verarbeiten. Vielfältige Sensorik wie Kamera, Lidar oder Radar führt zu deutlich voneinander abweichenden Anforderungen, denen mit anwendungsspezifischer Hardware begegnet werden kann. Mit dem Ziel der Entwicklung einer solchen Hardware auf Basis einer skalierbaren und flexibel programmierbaren Architekturplattform hat das IMS erfolgreich an der ZuSE-Ausschreibung des BMBF zu Themen der künstlichen Intelligenz teilgenommen. In der Rolle der Projektleitung arbeitet das Institut in einem Konsortium an einer Open-Source Vektorprozessorarchitektur, die sich besonders für ressourcenintensive KI-Algorithmen eignet.

Durch die vertikale Verarbeitung von Datenvektoren und komplexe Adressierungsmodi können neuronale Netze effizient berechnet werden. Für den Einsatz als Embedded-IP-Core in kommerziellen SoCs werden zudem Aspekte der funktionalen Sicherheit und IP-Security betrachtet. Auch die Entwicklung eines Compilers und eines effizienten Speichercontroller sind Teil des Projektes ZuSE-KI-AVF. Das IMS entwickelt an der Systemarchitektur, der Konzeption und Implementation von Algorithmen wie der Verarbeitung von Lidar-Punktwolken sowie einer Demonstration der Architektur auf Basis einer FPGA-Beschreibung.