InstitutPersonenverzeichnis
Guillermo Payá Vayá

apl. Prof. Dr.-Ing. Guillermo Payá Vayá

apl. Prof. Dr.-Ing. Guillermo Payá Vayá
Adresse
Appelstraße 4
30167 Hannover
Gebäude
Raum
305
apl. Prof. Dr.-Ing. Guillermo Payá Vayá
Adresse
Appelstraße 4
30167 Hannover
Gebäude
Raum
305
  • Forschungsprojekte

    Prozessorarchitekturen

    • RAPANUI - Rapid-Prototyping for Media Processor Architecture Exploration
      Entwurf, Implementierung und Evaluation einer Prototyping-basierten Entwurfsmethodologie für Prozessorarchitekturen der digitalen Signalverarbeitung.
      Leitung: Jun.-Prof. Dr.-Ing. G. Payá-Vayá
      Team: M. Sc. Florian Giesemann
      Jahr: 2014
    • Hearing4All
      Das Verbundprojekt Hearing4all an dem das IMS-AS in mehreren Teilprojekten beteiligt ist, ist eines der Exzellenzcluster-Projekte des Bundes. Im Rahmen dieses interdisziplinären Projektes wird das IMS-AS hochperformante und verlustleistungsoptimierte Prozessorarchitekturen für elektronische Hörsysteme wie Cochlea-Implantate oder Hörgeräte erarbeiten.
      Leitung: Prof. Dr.-Ing. H. Blume, Jun.-Prof. Dr.-Ing. G. Payá-Vayá
      Team: M.Sc. C. Seifert, Dipl.-Ing. L. Gerlach
      Jahr: 2015
      Laufzeit: November 2012 - Dezember 2018
    • Stochastic Processor
      Stochastische Berechnungsmechanismen sind in jüngster Zeit als vielversprechender Ansatz für den Entwurf energieeffizienter integrierter Hardwaresysteme bekannt geworden. Sie berücksichtigen die Fähigkeit vieler Anwendungen (z.B. Computer Vision) einen Rechengenauigkeitsverlust zu tolerieren. Statt des Entwurfs von Hardware für worst-case Szenarien mit großen Sicherheitsabständen, können Designer diese Beschränkungen lockern und bewusst Hardwarevariabilität für signifikante Verbesserungen der Berechnungsperformanz und Energievorteile ausnutzen.
      Leitung: Jun.-Prof. Dr.-Ing. G. Payá-Vayá, Prof. Dr.-Ing. Holger Blume
      Team: M.Sc. Moritz Weißbrich
      Jahr: 2015
      Förderung: Deutsche Forschungsgemeinschaft (DFG)
      Laufzeit: Februar 2016 - Januar 2019
    • TETRACOM
      Nowadays, continuous development of digital signal processing applications, e.g., video-based advanced driver assistance systems, are pushing the limits of existing embedded systems and are forcing system developers to spend more time on code optimization. These applications often involve complex mathematical functions like trigonometric, logarithmic, exponential, or square root operations. In particular, these functions can only efficiently be computed on standard general purpose embedded processors, using highly optimized, processor specific arithmetic evaluation software libraries. Another alternative is to extend the embedded processor architectures with a specific hardware accelerator.
      Leitung: Jun.-Prof. Dr.-Ing. G. Payá-Vayá
      Team: Dipl.-Ing. S. Nolting, Dipl.-Ing. L. Gerlach
      Jahr: 2016
      Laufzeit: Januar 2016 - Juli 2016
    • Smart Hearing Aid Processor (Smart HeaP)
      Im Projekt Smart Hearing Aid Processor (Smart HeaP) wird ein neuartiger Hörgeräteprozessor konzipiert, entwickelt und gebaut, der sich trotz seiner einfachen Programmierbarkeit und der drahtlosen Bluetooth-Schnittstelle durch eine geringe Leistungsaufnahme und hohe Rechenleistung auszeichnet.
      Leitung: Prof. Dr.-Ing. H. Blume, apl. Prof. Dr.-Ing. G. Payá Vayá
      Team: Dipl.-Ing. L. Gerlach, M.Sc. J. Karrenbauer
      Jahr: 2018
      Förderung: BMBF
      Laufzeit: April 2018 - April 2021
    • Multi-Energy Harvesting (MEH) - Flexible Plattform für Energiesammelsysteme für die Gebäudeautomation
      Im Rahmen des Projektes wird ein Plattformkonzept für Komponenten intelligenter Gebäudeautomationssysteme entwickelt, das als Grundlage zukünftiger Sensoren und Aktoren der nächsten Generation dient. Charakteristisches Merkmal bei diesem Plattformkonzept ist der besonders geringe Energiebedarf und gleichzeitig die besonders niedrige Versorgungsspannung. Diese Merkmale ermöglichen in Kombination mit dem Energieernten aus unterschiedlichen Quellen (Multi-Energy-Harvester) einen längeren Betrieb mit weniger Batteriezellen im Vergleich zu bestehenden Systemen.
      Leitung: Prof. Dr.-Ing. H. Blume, Prof. Dr.-Ing. B. Wicht, apl. Prof. Dr.-Ing. G. Payá Vayá
      Team: M.Sc. Moritz Weißbrich, M.Sc. Lars-Christian Kähler
      Jahr: 2019
      Förderung: BMBF
      Laufzeit: Oktober 2018 - März 2021

    Analog/Mixed-Signal-Entwurf

    • Multi-Energy Harvesting (MEH) - Flexible Plattform für Energiesammelsysteme für die Gebäudeautomation
      Im Rahmen des Projektes wird ein Plattformkonzept für Komponenten intelligenter Gebäudeautomationssysteme entwickelt, das als Grundlage zukünftiger Sensoren und Aktoren der nächsten Generation dient. Charakteristisches Merkmal bei diesem Plattformkonzept ist der besonders geringe Energiebedarf und gleichzeitig die besonders niedrige Versorgungsspannung. Diese Merkmale ermöglichen in Kombination mit dem Energieernten aus unterschiedlichen Quellen (Multi-Energy-Harvester) einen längeren Betrieb mit weniger Batteriezellen im Vergleich zu bestehenden Systemen.
      Leitung: Prof. Dr.-Ing. H. Blume, Prof. Dr.-Ing. B. Wicht, apl. Prof. Dr.-Ing. G. Payá Vayá
      Team: M.Sc. Moritz Weißbrich, M.Sc. Lars-Christian Kähler
      Jahr: 2019
      Förderung: BMBF
      Laufzeit: Oktober 2018 - März 2021

    Fahrerassistenzsysteme

    • DESERVE - Development Platform for Safe and Efficient Drive
      DESERVE ist ein von der Europäischen Union und vom Bundesministerium für Bildung und Forschung im Rahmen der Technologieplattform ARTEMIS gefördertes Projekt. Ziel ist die Förderung und Entwicklung von Fahrassistenzsystemen, sogenannten Advanced Driver Assistance Systems (ADAS). Diese Systeme sollen den Fahrer bei der sicheren Steuerung eines Fahrzeugs unterstützen. Zu diesem Zweck wird die "DESERVE Plattform" entwickelt, die als Grundlage für zukünftige Entwicklungen von Fahrassistenzsystemen in Europa dienen soll.
      Leitung: Prof. Dr.-Ing. H. Blume, apl. Prof. Dr.-Ing. G. Payá Vayá
      Team: Florian Giesemann, Frank Meinl, Nico Mentzer
      Jahr: 2013
      Förderung: Europäische Union, Bundesministerium für Bildung und Forschung
      Laufzeit: September 2012 - August 2015
    • ASEV
      In diesem Teilvorhaben des vom BMBF geförderten Projektes "Automatische Situationseinschätzung für ereignisgesteuerte Videoüberwachung (ASEV)" wird eine Hardware-Architektur konzipiert, die die schritthaltende Umsetzung der SIFT (Scale Invariant Feature Transform) Merkmalsextraktion ermöglicht. Die SIFT-Merkmale werden zur robusten Objektidentifikation und -verfolgung in einer ereignisgesteuerten, kamerabasierten Überwachung des äußerst sicherheitskritischen Flughafenvorfeldes genutzt. Mit einem Demonstrator am Projektende ist die Leistungsfähigkeit der Architektur im realen Einsatz gezeigt worden.
      Leitung: Prof. Dr.-Ing. H. Blume, Jun.-Prof. Dr.-Ing. G. Payá-Vayá
      Team: Dipl.-Ing. Nico Mentzer
      Jahr: 2014
      Förderung: Bundesministerium für Bildung und Forschung (BMBF)
      Laufzeit: Mai 2010 - April 2013

    Biomedizintechnik

    • Hearing4All
      Das Verbundprojekt Hearing4all an dem das IMS-AS in mehreren Teilprojekten beteiligt ist, ist eines der Exzellenzcluster-Projekte des Bundes. Im Rahmen dieses interdisziplinären Projektes wird das IMS-AS hochperformante und verlustleistungsoptimierte Prozessorarchitekturen für elektronische Hörsysteme wie Cochlea-Implantate oder Hörgeräte erarbeiten.
      Leitung: Prof. Dr.-Ing. H. Blume, Jun.-Prof. Dr.-Ing. G. Payá-Vayá
      Team: M.Sc. C. Seifert, Dipl.-Ing. L. Gerlach
      Jahr: 2015
      Laufzeit: November 2012 - Dezember 2018
    • Smart Hearing Aid Processor (Smart HeaP)
      Im Projekt Smart Hearing Aid Processor (Smart HeaP) wird ein neuartiger Hörgeräteprozessor konzipiert, entwickelt und gebaut, der sich trotz seiner einfachen Programmierbarkeit und der drahtlosen Bluetooth-Schnittstelle durch eine geringe Leistungsaufnahme und hohe Rechenleistung auszeichnet.
      Leitung: Prof. Dr.-Ing. H. Blume, apl. Prof. Dr.-Ing. G. Payá Vayá
      Team: Dipl.-Ing. L. Gerlach, M.Sc. J. Karrenbauer
      Jahr: 2018
      Förderung: BMBF
      Laufzeit: April 2018 - April 2021

    Rekonfigurierbare Architekturen

    • Schaltungsentwurf und physikalisches Design für eine neuartige FPGA-Architektur
      Untersuchung und Validierung der Machbarkeit und der erzielbaren Leistung eines neuartigen Field Programmable Gate Array (FPGA).
      Leitung: Prof. Dr.-Ing. H. Blume, apl. Prof. Dr.-Ing. G. Payá Vayá
      Team: B. Bredthauer, C. Spindeldreier
      Jahr: 2013
      Förderung: Bundesministerium für Bildung und Forschung
      Laufzeit: Mai 2013 - Juli 2014
    • TUKUTURI
      In dem TUKUTURI-Projekt wird die VHDL-Beschreibung einer für ASIC-Synthese optimierten soft core Prozessorarchitektur auf FPGAs übertragen und die Eignung spezieller Funktionseinheiten für spezifische Anwendungen hinsichtlich Performanz und Flächenbedarf untersucht.
      Leitung: Jun.-Prof. Dr.-Ing. G. Payá-Vayá
      Team: M. Sc. Florian Giesemann
      Jahr: 2014
      Förderung: Wege in die Forschung II
      Laufzeit: November 2011 - April 2013