Institut
Tobias Stuckenberg

Tobias Stuckenberg, M. Sc.

Tobias Stuckenberg, M. Sc.
Adresse
Appelstraße 4
30167 Hannover
Gebäude
Raum
320
Tobias Stuckenberg, M. Sc.
Adresse
Appelstraße 4
30167 Hannover
Gebäude
Raum
320
  • Publikationsliste

    2021


    Powerline Communication System-on-Chip in 180 nm Harsh Environment SOI Technology. / Stuckenberg, Tobias; Rücker, Malte; Rother, Niklas; Nowosielski, Rochus; Wiese, Frank; Blume, Holger.

    Proceedings of the 2021 IEEE Nordic Circuits and Systems Conference (NORCAS). 2021.

    Publikation: Beitrag in Buch/Bericht/Sammelwerk/KonferenzbandAufsatz in KonferenzbandForschungPeer-Review


    2020


    Evaluation of Different Processor Architecture Organizations for On-Site Electronics in Harsh Environments. / Gesper, Sven; Weissbrich, Moritz; Stuckenberg, Tobias; Jaaskelainen, Pekka; Blume, Holger; Paya-Vaya, Guillermo.

    in: International Journal of Parallel Programming, 26.12.2020.

    Publikation: Beitrag in FachzeitschriftArtikelForschungPeer-Review


    2019


    Evaluation of Different Processor Architecture Organizations for On-site Electronics in Harsh Environments. / Gesper, Sven; Weißbrich, Moritz; Nolting, Stephan; Stuckenberg, Tobias; Jääskeläinen, Pekka; Blume, Holger; Payá-Vayá, Guillermo.

    Embedded Computer Systems: Architectures, Modeling, and Simulation - 19th International Conference, SAMOS 2019, Proceedings. Hrsg. / Dionisios N. Pnevmatikatos; Maxime Pelcat; Matthias Jung. Cham : Springer Verlag, 2019. S. 3-17 (Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics); Band 11733 LNCS), ( Theoretical Computer Science and General Issues; Band 11733 LNTCS ).

    Publikation: Beitrag in Buch/Bericht/Sammelwerk/KonferenzbandAufsatz in KonferenzbandForschungPeer-Review

    Evaluation of Different Processor Architecture Organizations for On-Site Electronics in Harsh Environments. / Gesper, Sven; Weißbrich, Moritz; Stuckenberg, Tobias; Jääskeläinen, Pekka; Blume, Holger; Payá-Vayá, Guillermo.

    Embedded Computer Systems: Architectures, Modeling, and Simulation. Cham : Springer Verlag, 2019. S. 3-17 (Lecture Notes in Computer Science (LNCS); Band 11733).

    Publikation: Beitrag in Buch/Bericht/Sammelwerk/KonferenzbandAufsatz in KonferenzbandForschungPeer-Review

    Design and optimization of an ARM cortex-M based SoC for TCP/IP communication in high temperature applications. / Stuckenberg, T.; Gottschlich, M.; Nolting, S.; Blume, H.

    Embedded Computer Systems: Architectures, Modeling, and Simulation - 19th International Conference, SAMOS 2019, Proceedings. Hrsg. / Dionisios N. Pnevmatikatos; Maxime Pelcat; Matthias Jung. Cham : Springer Verlag, 2019. S. 169-183 (Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics); Band 11733 LNCS), ( Theoretical Computer Science and General Issues; Band 11733 LNTCS).

    Publikation: Beitrag in Buch/Bericht/Sammelwerk/KonferenzbandAufsatz in KonferenzbandForschungPeer-Review


    2018


    Processor Architecture Tradeoffs for On-Site Electronics in Harsh Environment. / Nolting, Stephan; Gesper, Sven; Schmider, Achim; Weißbrich, Moritz; Stuckenberg, Tobias; Payá Vayá, Guillermo; Blume, Holger Christoph.

    2018. Beitrag in Cadence User Conference 2018, München, Deutschland.

    Publikation: KonferenzbeitragPaperForschungPeer-Review

    A Case Study on Multi-Softcore Aided Hardware Architectures for Powerline MAC-Layer. / Rother, Niklas; Stuckenberg, Tobias; Nolting, Stephan; Uhlemann, Christof; Blume, Holger Christoph.

    2018. Beitrag in ICT.OPEN 2018, Amersfoort, Niederlande.

    Publikation: KonferenzbeitragPaperForschung

    A Hardware Efficient Preamble Detection Algorithm for Powerline Communication. / Stuckenberg, Tobias; Blume, Holger.

    in: Journal of Communications, Jahrgang 13, Nr. 1, 2018, S. 1-7.

    Publikation: Beitrag in FachzeitschriftArtikelForschungPeer-Review


  • Forschungsprojekte

    Prozessorarchitekturen

    • RISC-V für Harsh Environments
      In Kooperation mit einem Industriepartner wird ein RISC-V Prozessor entworfen, der auch unter den besonderen Bedingung eines Harsh Environments zu Höchstleistung fähig sein soll. Die besonders für Hochtemperaturumgebungen ausgelegte Technologie ist auf Grund der notwendigen Schutzmaßnahmen nicht sonderlich schnell. Dennoch soll eine Zielfrequenz von bis zu 200MHz erreicht werden. Hierfür werden besondere Architekturen eingesetzt und auf diese Vorgaben angepasst.
      Leitung: Prof. Dr.-Ing. habil H. Blume
      Team: Malte Hawich, M.Sc.; Tobias Stuckenberg, M.Sc.
      Jahr: 2021
      Laufzeit: 2021-2024

    Systementwurf

    • Architekturen und Algorithmen für Hochtemperatur-Signalverarbeitung
      In dem kooperativen Industrieprojekt entstehen zusammen mit der Firma Baker Hughes Architekturen für das Einsatzgebiet der Hochtemperatur-Elektronik. Ein besonderer Schwerpunkt ist hierbei die Erforschung von Kommunikations-Algorithmen für dieses Einsatzgebiet.
      Leitung: Prof. Dr.-Ing. habil H. Blume
      Team: M.Sc. Tobias Stuckenberg
      Jahr: 2016