Labor: FPGA-Entwurfstechnik

Das Labor: FPGA-Entwurfstechnik behandelt die Inhalte der Vorlesung FPGA-Entwurfstechnik in praktischen Versuchen durch Audio Signalverarbeitung auf einem FPGA. Die Bearbeitung der Aufgaben erfolgt durch interaktives Selbststudium in Gruppen und wird in Testaten abgefragt und geprüft.

Entwurf eines Audio-Effektgerätes im Labor „FPGA-Entwurfstechnik” Entwurf eines Audio-Effektgerätes im Labor „FPGA-Entwurfstechnik” Entwurf eines Audio-Effektgerätes im Labor „FPGA-Entwurfstechnik” © IMS

INHALTE

Das Oberstufenlabor wird einmal pro Jahr jeweils im Wintersemester angeboten.
Die Veranstaltung ist für Studierende im Masterstudiengang ausgelegt und begleitet die Vorlesung: FPGA-Entwurfstechnik.

Ziel ist die Entwicklung eines FPGA-basierten Audio-Effektgerätes mit erweiterbarem Konzept. Zu den Features gehören:
    Hall-Generator
    Equalizer
    Sound-Synthese

Das FPGA-Board kann waehrend der Bearbeitungsphase nach mit Hause mitgenommen werden und die SW-Umgebung ist kostenlos verfügbar.

ANMELDUNG

Die Vergabe der Laborplätze erfolgt über die zentrale Laboranmeldung der Fakultät für Elektrotechnik und Informatik. Studierende aller Fakultäten müssen sich über dieses System für das Labor anmelden.
Aufgrund der begrenzten Teilnehmeranzahl ist zusätzlich eine Online-Registrierung auf der IMS-Webseite erforderlich, um die Zugangsvoraussetzung zu Prüfen (Studienfortschritt, Vorkenntnisse). Die Gruppeneinteilung erfolgt in der Einführungsveranstaltung. Darüber hinaus müssen Sie Ihre Teilnahme an dieser Veranstaltung im Stud.IP anmelden.

Materialien

Die Ausgabe der Laborumdrucke erfolgt in der Einführungsveranstaltung. Weitere Informationen sowie Unterlage zu diesem Modul finden Sie im Online-Vorlesungsverzeichnis und im Stud.IP.

Einführungsveranstaltung

Eine Einführungsveranstaltung für das Labor FPGA Entwurfstechnik findet zu Beginn des Semesters um im Multimediahörsaal (Raum 023, Appelstraße 4, Gebäude 3703) statt (im Stud.IP erfahren Sie das exakte Datum und die Uhrzeit).

Laborraum

Das Labor wird im eNIFE-Pool (Gebäude 3702, 2. Etage, Raum 221) durchgeführt.

ERGÄNZENDE VORLESUNG

KONTAKT

FPGA-Labor
Betreuer
FPGA-Labor
Betreuer
FPGA-Labor
Stempel für erfolgreiche Laborteilnahme
Address
Sekretariat IMS-AS
Raum 341, Appelstr.4, 3.OG
FPGA-Labor
Stempel für erfolgreiche Laborteilnahme
Address
Sekretariat IMS-AS
Raum 341, Appelstr.4, 3.OG