Labor: Mikroelektronik - Chipdesign

Das Labor Mikroelektronik - Chipdesign wird jeweils im Sommersemester angeboten und richtet sich an Studierende der Elektrotechnik und der technischen Informatik im fortgeschrittenen Bachelor-, Master- oder Diplom-Studium, sowie an interessierte Studierende anderer technischer Fächer (z.B. Informatik, Mechatronik, Mathematik).

© Quelle: LUH

INHALTE

Die Studierenden erhalten im Rahmen dieser Veranstaltung einen Einblick in die unterschiedlichen Phasen des Entwurfs integrierter Schaltungen. Unter dem Einsatz industrieller Standardwerkzeuge wird in Teamarbeit einen Mikrochip von der Spezifikation über die Implementierung bis hin zum physikalischen Layout entwickelt. Weiterhin werden Systemplatine und Software zur Inbetriebnahme erstellt, sowie die entstandene Lösung mit Hilfe von modernen Logikanalysemethoden überprüft.

Anhand der praktischen Anwendung einer Wetterstation, die Temperatur, Druck und Zeit (DCF77) erfasst und sich mittels LCD und Tastatur steuern lässt, werden exemplarisch alle Schritte der Chipentwickung durchlaufen. Die Stuktur des Projekts ist angelehnt an ein realistisches Entwicklungsszenario: Die Teilaufgaben werden zunächst in unabhängigen Gruppen selbstständig bearbeitet. Die Ergebnisse und Erkenntnisse der einzelnen Gruppen werden in nachfolgenden Entwicklungsschritten unter einander ausgetauscht, um gemeinsam das Projektziel zu erreichen.

Das Labor Mikroelektronik - Chipdesign gliedert sich in zwei aufeinander aufbauende Phasen. In beiden Phasen besteht das Labor jeweils aus einem interaktiven Selbststudium und Seminaren. Letztere vermitteln den Studierenden Kenntnisse, die für die Bearbeitung der Aufgaben in den Kleingruppen im Selbststudium notwendig sind. Während der selbstständig organisierten Arbeit in den Gruppen an einer definierten Aufgabe (Selbststudium), überprüft ein wissenschaftlicher Mitarbeiter des Instituts die Fortschritte und gibt im Bedarfsfall Hilfestellungen.

Phase 1: Modulimplementierung

Zunächst werden in Kleingruppen einzelne Hardware Module in VHDL für die Anbindung von Peripherie an den Mikrocontroller der Wetterstation erstellt. Die für das Logikdesign notwendigen Kenntnisse zu VHDL-Design, Testbenches und FPGA-Emulation werden im Rahmen von zwei Seminaren aus vorherigen Veranstaltungen aufgefrischt und erweitert.

Phase 2: Back-End & Prototyping

Im Anschluss an die Modulentwicklung wird die Wetterstation von unterschiedlichen Gruppen

  • funktional verifiziert und auf einem Altera DE2 Evaluationsboard emuliert,
  • eine Platine für die Inbetriebnahme designt und Peripherie-Elemente integriert,
  • ein vollständiger Synthese und Back-End-Flow auf Basis einer Bibliothek von Standardzellen für ASICs durchgeführt, sowie
  • Software für den Mikrocontroller und eine PC-Anwendung zur Kommunikation mit der Wetterstation entwickelt.

Neben Seminaren zu Inhalten des Boarddesigns und des Back-End-Flows werden die Studierenden weiterhin den Chip mit Hilfe von Logikanalysatoren verifizieren.

ANMELDUNG

Die Vergabe der Laborplätze erfolgt über die zentrale Laboranmeldung der Fakultät für Elektrotechnik und Informatik. Studierende aller Fakultäten müssen sich über dieses System für das Labor anmelden.
Aufgrund der begrenzten Teilnehmeranzahl ist zusätzlich eine Online-Registrierung auf der IMS-Webseite erforderlich, um die Zugangsvoraussetzung zu Prüfen (Studienfortschritt, Vorkenntnisse). Die Gruppeneinteilung erfolgt in der Einführungsveranstaltung. Darüber hinaus müssen Sie Ihre Teilnahme an dieser Veranstaltung im Stud.IP anmelden.

Materialien

Die Ausgabe der Laborumdrucke erfolgt in der Einführungsveranstaltung. Weitere Informationen sowie Unterlage zu diesem Modul finden Sie im Online-Vorlesungsverzeichnis und im Stud.IP.

Einführungsveranstaltung

Die Einführungsveranstaltung findet in der zweiten Woche der Vorlesungszeit im April jedes Sommersemesters statt. Zugelassene Teilnehmer werden im Anschluss an die zentrale Laborplatzvergabe per Email informiert. Eine Teilnahme an der Einführungs- und Abschlussveranstaltung ist neben der Teilnahme an den Seminaren verpflichtend.

Software

Im Rahmen des Labors verwendete Software:

  • Altera®
  • Quartus Prime®
  • Mentor Graphics®
  • ModelSim®
  • Synopsys®
  • Design Vision™ Cadence®
  • SoC Encounter™
  • Cadsoft
  • EAGLE
  • Sigasi Studio
  • Logikanalysatoren

KONTAKT

Chipdesign Labor
Betreuer
Chipdesign Labor
Betreuer
FPGA-Labor
Stempel für erfolgreiche Laborteilnahme
Adresse
Sekretariat IMS-AS
Raum 341, Appelstr.4, 3.OG
FPGA-Labor
Stempel für erfolgreiche Laborteilnahme
Adresse
Sekretariat IMS-AS
Raum 341, Appelstr.4, 3.OG