Promotionen – Institute of Microelectronic Systems

Arndt, O. J. (2020): Modellierung von paralleler Software für homogene und heterogene Multiprozessor-Systeme, Gottfried Wilhelm Leibniz Universität More Info
DOI: 10.15488/9945 Description: Multicore-Prozessoren stellen leistungsstarke Architekturen für die Signal- und Videoverarbeitung dar, die zunehmend auch in Echtzeitanwendungen eingesetzt werden. Da Multicore-Prozessoren in Hochsprachen programmiert werden, bieten sie eine hohe Flexibilität und Portabilität der Software. Eingebettete Multicore-Prozessoren werden beispielsweise im Bereich der kamerabasierten Fahrerassistenzsysteme zur Berechnung anspruchsvoller Algorithmen mit strengen Echtzeitkriterien verwendet. Die Fusion und Auswertung der gesammelten Daten aus einer Vielzahl von Sensoren besitzt eine hohe Rechenkomplexität und einen hohen Speicherbedarf. Gleichzeitig haben derartige Algorithmen kurze Entwicklungszyklen, was den Einsatz von flexibler Multicore-Software attraktiv macht. Eine optimale Auslastung aller Ressourcen und eine gute Portabilität der Software zwischen Plattformen benötigt allerdings eine skalierbare parallele Implementierung. Für die Parallelisierung steht eine Vielzahl von Strategien zur Auswahl, die auf unterschiedlichen Plattformen jeweils andere Laufzeiteigenschaften und Limitierungen, wie z.B. Synchronisationen oder Speicherbandbreite, aufweisen. Moderne Plattformen kombinieren meist heterogene Prozessoren mit applikationsspezifischen Beschleunigern, was eine parallele Programmierung zusätzlich erschwert. Diese Arbeit adressiert die Programmierbarkeit von parallelen Plattformen mit dem Ziel Entwickler bei der Parallelisierung zu unterstützen. Dazu wird die Abstraktionsschicht Modular Parallelization Abstraction Layer (MPAL) vorgestellt, die eine neue Schnittstelle zur parallelen Programmierung von Multicore- und Manycore-Prozessoren, sowie Beschleunigern, wie Grafikprozessoren oder Field Programmable Gate Arrays, bereitstellt. MPAL ermöglicht eine einfache Konfiguration der verwendeten Frameworks und der Parallelität, sowie die Kontrolle des heterogenen Architektur-Mappings. Des Weiteren bietet MPAL Profiling-Methoden, die die Extraktion der Skalierungscharakteristiken erlauben, die wiederum bei der Identifikation von Engpässen helfen. Weiterhin werden in dieser Arbeit Einflussfaktoren auf die Skalierbarkeit untersucht und modelliert, damit diese durch signifikante Modellparameter dargestellt und ausgewertet werden können. Unter Verwendung der Modellparameter als Deskriptoren stellt diese Arbeit eine neue Methode der Performance-Prädiktion vor. Damit können das erwartete Skalierungsverhalten, sowie potentielle Engpässe nach einer Portierung der Software, abgeschätzt werden. Die vorgestellten Methoden werden mit Referenz-Methoden zur parallelen Programmierung und Performance-Prädiktion verglichen und im Anschluss mithilfe von zwei Fahrerassistenzalgorithmen (Stereo-Vision und Fußgängererkennung) evaluiert. <div></div> Multicore processors represent powerful architectures for signal- and video-processing, even applicable for real-time applications. Because these chips are programmable in high-level programming-languages, they offer good flexibility and software portability. For instance in the field of camera-based advanced driver assistance systems, which appear as demanding applications with strict real-time constraints, embedded multicores serve as target platforms. Such algorithms feature not only complex computations and high memory consumption due to the fusion of multiple sensor-data, but they also have short development cycles, which makes the flexibility of multicore-software even more desirable. However, gathering the theoretical peak performance of multicore processors requires parallel programming and a scalable work distribution in order to obtain software that is portable across platforms. Furthermore, parallel programming opens up a huge design space of parallelization strategies each with potential bottlenecks, like synchronization-count or memory bandwidth, which vary between platforms. Modern processors are often equipped with application specific accelerator architectures, resulting in multiple heterogeneous computational units eventually each requiring individual programming techniques. This work addresses the programmability of parallel platforms with the aim of supporting developers during the parallelization process. In order to ease the parallel programming, the middleware modular parallelization abstraction layer (MPAL) is introduced, which offers a new interface for programming multi-/manycores and accelerators (e.g., graphics processors, or field programmable gate arrays), while the actually used frameworks can be configured dynamically. MPAL allows the configuration of the parallelism and to control the architecture mapping including heterogeneous scheduling and data transfers. Furthermore, MPAL offers in-line profiling methodologies, which enable the extraction of the parallel runtime behavior and scalability characteristics, which help to analyze the parallelization success and identify bottlenecks. Most relevant, influencing scalability characteristics are modeled to represent trends in few significant and comparable model-parameters. Using these model-parameters as descriptive features, this work contributes a statistical performance prediction method, which allows for an estimation of the scalability trend and potential bottlenecks after porting a parallel software between platforms. All introduced methods are compared with state-of-the-art programming techniques and prediction methods, and will be evaluated using two driver-assistance algorithms (stereo-vision and pedestrian detection).

Renz, P. (2020): Integrated hybrid resonant DCDC converters for portable applications More Info

Lamm, Jesko G. (2019): Exploration von Systemtests für die digitale Signalverarbeitung in Hörgeräten, Shaker Verlag More Info
ISBN: 978-3-8440-7046-0

Wielage, M. (2019): Design Space Exploration von Architekturen zur echtzeitfähigen Implementierung schneller Backprojection-Verfahren, Verlag Dr. Hut More Info
ISBN: 978-3-8439-4163-1

Cholewa, F. (2019): Time domain based image generation for synthetic aperture radar on field programmable gate arrays, Gottfried Wilhelm Leibniz Universität More Info
DOI: 10.15488/5234

Neuenhahn, M. C. (2019): Emulator- und kostenbasierte Analyse von Network-on-Chip, Gottfried Wilhelm Leibniz Universität Hannover More Info
DOI: 10.15488/5150

Dürre, J. (2019): Ein skalierbares und flexibles FPGA-Framework für Lehre und Rapid-Prototyping, Shaker Verlag More Info
ISBN: 978-3-8440-6780-4

Quenzer-Hohmuth, S. (2019): Integrated switched-mode power supplies with digital control enabling fast transient responses and parameter identification More Info

Krause, A. (2019): Variation-aware behavioural modelling using support vector machines and affine arithmetic More Info
DOI: 10.15488/9165

Mentzer, N. (2018): Applikationsspezifische Prozessoren zur Punktkorrespondenzsuche in der Stereo-Bildverarbeitung für automotive Anwendungen, Verlag Dr. Hut More Info
ISBN: 978-3-8439-3865-5

Schewior, G. (2018): Algorithmen und Hardware-Architekturen zur modellbasierten Bewegungsbestimmung in videobasierten Fahrerassistenzsystemen, Verlag Dr. Hut More Info
ISBN: 978-3-8439-3739-9

Wittmann, J. (2018): Integrated high-Vin multi-MHz converters More Info
ISBN: 9783030252564

Leibold, C. (2017): Drahtlos gekoppelte Sensoreinheiten für das Monitoring von organischen Kultivierungsprozessen in Tissue Engineering Bioreaktoren, Verlag Dr. Hut More Info
ISBN: 978-3-8439-3233-2

Blume, S. (2015): Zur systematischen Ermittlung Hardware-geeigneter Zahlendarstellungen für Algorithmen der digitalen Signalverarbeitung, Shaker Verlag More Info
ISBN: 978-3-8440-3691-6

Brückner, H.-P. (2015): Design und Evaluation von Hardware-Architekturen zur mobilen Sonifikation von Bewegungen in der Schlaganfallrehabilitation, Verlag Dr. Hut More Info
ISBN: 978-3-8439-2197-8

Pfitzner, M. (2015): FPGA-basierte Hardware-Architektur für die Echtzeit-SAR-Bilddatengenerierung mit integrierter Motion Compensation, Verlag Dr. Hut More Info
ISBN: 978-3-8439-2121-3

Schmädecke, I. (2014): Entwurfsraum-Exploration von Hardware-Architekturen zur Klassifikation von Audio-Signalen, Shaker Verlag More Info
ISBN: 978-3-8440-3139-3

Banz, C. (2013): Design and Analysis of Architectures for Stereo Vision, Shaker Verlag (196)
DOI: 10.2370/9783844024012
ISBN: 978-3-8440-2401-2

Septinus, K. (2012): Design, Compiler-Werkzeuge und Evaluation einer FSM-basierten Prozessoreinheit für hochratige Multistandard-Datenpaketverarbeitung, Cuvillier Verlag Göttingen
ISBN: 978-3-95404-199-2

Payá Vayá, G. (2011): Design and Analysis of a Generic VLIW Processor for Multimedia Applications, Informationstechnik, Informationstechnik, Shaker Verlag (194)
DOI: 10.2370/9783844000641
ISBN: 978-3-8440-0064-1

Langemeyer, S. (2011): Architektur eines 2D-FFT-Coprozessor-Systems für die Echtzeit-SAR-Bilddatenverarbeitung, Informationstechnik, Shaker Verlag (170)
ISBN: 978-3-8440-0090-0

Martín-Langerwerf, J. (2011): Emulationsbasierte Analyse von Multiprozessorsystemen für Multimedia-Anwendungen, Shaker Verlag

Flatt, H. (2011): Eine konfigurierbare RISC/Coprozessor-Architektur zur Echtzeitverarbeitung von Objekterkennungsverfahren, Informationstechnik, Shaker Verlag (136) More Info
ISBN: 978-3-8322-9977-4

Dolar, C. (2010): LCD-Modelle und ihre Anwendung in der Videosignalverarbeitung, Kommunikationstechnik, Shaker Verlag
ISBN: 978-3-8322-9345-1

Nolte, N. (2010): Ein speichereffizienter, programmierbarer Prozessor zur Entropiedecodierung hochratiger HDTV-Videobitströme
ISBN: 978-3-18-381110-6

Freisfeld, M. (2009): Semi-symbolische Modellierung und Simulation von Unsicherheiten in analogen Schaltungen mit Hilfe stückweise affiner Abbildungen
DOI: urn:nbn:de:gbv:089-6058936598

Hassine, A. (2009): Ein Ansatz zur formalen Beschreibung von Chipdesignprozessen, Verlag Dr. Hut, München (126)
ISBN: 978-3-86853-080-3

Panitz, P. (2009): On the Design and Analysis of Robust VLSI Interconnect Networks, Dr. Hut (161)
ISBN: 978-3-86853-108-4

Flügel, S. (2008): Kompakte Cache-Architekturen für SPMD-Prozessoren, Der Andere Verlag
ISBN: 978-3-89959-733-2

Ringe, M. (2007): Statische Timinganalyse unter Berücksichtigung kapazitiver Kopplung

Oehmen, J. (2007): Modellierung lateraler parasitärer Transistoren in monolithischen Smart-Power-Schaltungen
ISBN: 3899634241

Friebe, L. (2007): Identifikation von entwurfsspezifischen Komplexgattern und ihr Einfluss auf die Realisierung von Gatternetzlisten, Fortschritt-Berichte VDI, 10(782), VDI Verlag

Stolberg, H. (2006): Dynamische Performance-Schätzung für Verfahren der Multimedia-Signalverarbeitung, Fortschritt-Berichte VDI, 10(773), VDI Verlag

Jachalsky, J. (2006): Strategien für die Instruktionscodekompression in cache-basierten, eingebetteten Systemen, Fortschritt-Berichte VDI, 10(776), VDI Verlag

Salewski, S. (2005): Floorplanning von vertikal integrierten Schaltungen (3D-ICs) unter Berücksichtigung der Temperaturverteilung, Dissertation, Verlag Dr. Hut, München
ISBN: 3899632508

Olbrich, M. (2005): Platzierung in integrierten Schaltungen mit Aufenthaltswahrscheinlichkeiten, Dissertation, Verlag Dr. Hut, München
ISBN: 3899632761

Lagudu, S. (2005): Instruction Level Configurable Arithmetic Unit for MPEG Audio Signal Processing Algorithms, Fortschritt-Berichte Elektronik, 9(376), VDI-Verlag

Berekovic, M. (2005): Eine skalierbare, verteilte Prozessor-Architektur mit simultanem Multi-Threading für Anwendungen der digitalen Signalverarbeitung, Fortschritt-Berichte VDI, 9(377), VDI Verlag

Jeschke, H. (2005): Kosten- und Performance-Modellierung applikationsspezifischer VLSI-Architekturen, Dissertation Universität Hannover, Hochschulschrift

Kaya, I. (2004): Ein kräftegesteuerter Platzierer für 3D-ICs mit Berücksichtigung vertikaler Durchkontaktierungen

Näthke, L. (2004): Ansätze zur automatischen Generierung hierarchischer Verhaltensmodelle von nichtlinearen integrierten Analogschaltungen, Logos Verlag Berlin, Berlin
ISBN: 3-8325-0592-X

Hermann, A. (2004): Automatische Platzierung von Substratkontakten in integrierten Mixed-Signal-Schaltungen, TIB Hannover

Malonnek, C. (2004): Ein leitbahnorientiertes Verfahren für den physikalischen Entwurf integrierter digitaler Schaltungen, TIB Hannover

Lemke, A. (2004): Dimensionierung von Analogschaltungen mit formalen Methoden auf der Basis affiner Arithmetik, TIB Hannover

Kropp, H. (2004): Quellenmodell-Architekturen redundanzreduzierender Codierungsverfahren auf LUT-basierten FPGAs, VDI-Verlag GmbH, Düsseldorf

Wittenburg, P. (2004): Ein Beitrag zur Design-Raum-Evaluierung von SMT-Architekturen für objektbasierte Multimediaanwendungen, VDI-Verlag GmbH, Düsseldorf

Hinrichs, W. (2004): Verlustleistungsreduktion beim Schaltungsentwurf auf Register-Transfer-Ebene in Architekturen der digitalen Signalverarbeitung, VDI-Verlag GmbH, Düsseldorf

Harbich, K. (2003): A Timing-Driven RTL-Based Design Flow for Multi-FPGA Rapid Prototyping Systems, VDI Verlag GmbH, Düsseldorf

Silvant, M. (2003): Multilevel Substrate Modeling for Mixed-Technology and Mixed-Signal Integrated Circuits, VDI Verlag GmbH, Düsseldorf

Lieske, H. (2003): Buspipelining als Architekturmaßnahme zur Überwindung von Problemen beim Einsatz in der Deep Subµ-Technologie, Fortschritt-Berichte VDI, 9(370), VDI-Verlag GmbH, Düsseldorf
ISBN: 3183370093

Hilgenstock, J. (2003): Selbstkalibrierende mesochrone Taktung für global-asynchrone lokal-synchrone Schaltungen, Fortschritt-Berichte VDI, 9(366), VDI-Verlag GmbH, Düsseldorf
ISBN: 3183366096

Hartong, W. (2002): Ansätze zum Model-Checking nichtlinearer analoger Systeme, VDI Verlag GmbH, Düsseldorf

Abke, J. (2002): Strukturgesteuerte Abbildung von Register-Transfer-Komponenten für Daten- und Steuerpfade auf LUT-basierte FPGAs, VDI Verlag GmbH, Düsseldorf

Freimann, A. (2002): Probabilistisches Verfahren zur Bestimmung der Verlustleistung für Architekturen der digitalen Signalverarbeitung, Fortschritt-Berichte VDI, 20(355), VDI-Verlag GmbH, Düsseldorf
ISBN: 3183355205

Ohmacht, M. (2002): Kopplung von Scheduling- und Allokationsphase für ILP-Prozessoren mit heterogenem Registersatz, Fortschritt-Berichte VDI, 10(706), VDI Verlag GmbH, Düsseldorf
ISBN: 3183706105

Küter, J. (2001): Schaltungspartitionierung für die Logikemulation unter Berücksichtigung der Systemarchitektur, VDI Verlag GmbH, Düsseldorf

Adler, T. (2001): Algorithmen zur optimierten Verdrahtung integrierter Analogschaltungen, VDI Verlag GmbH, Düsseldorf

Do, -. (2001): Pipelining zur Steigerung der Effizienz von rechenintensiven Algorithmen auf Look-up Table-basierten FPGAs, Universität Hannover

Herrmann, K. (2001): Speicherarchitekturen für parallele Bildverarbeitungsprozessoren mit integriertem DRAM, Fortschritt-Berichte VDI, 10(658), VDI-Verlag GmbH, Düsseldorf
ISBN: 3183658100

Stohmann, J (2000): Architekturgesteuerte Abbildung von Datenpfadkomponenten auf SRAM-basierte FPGAs, VDI Verlag GmbH, Düsseldorf

R. Sedaghat (1999): Fault Emulation: Reconfigurable Hardware-Based Fault Simulation Using Logic Emulation Systems with Optimized Mapping

F. Scherber (1999): Zur parallelen Verifikation des Layouts von Submikrometerschaltungen, VDI Verlag, Düsseldorf

Blume, H. (1997): Nichtlineare fehlertolerante Interpolation von Zwischenbildern, Dissertation an der Universität Dortmund, 10(503), VDI-Verlag
ISBN: 9783183503100

C. Borchers (1997): Automatische Generierung von Verhaltensmodellen für nichtlineare Analogschaltungen, Fortschrittberichte VDI, Reihe 20: Rechnergestützte Verfahren, Nr. -1, VDI Verlag, Düsseldorf

D. Behrens (1997): Entwurfsorientierte Partitionierung digitaler Schaltungen, VDI Verlag, Düsseldorf

Hedrich, L. (1997): Ansätze zur formalen Verifikation analoger Schaltungen, VDI Verlag GmbH, Düsseldorf

Schwiegershausen, M. (1997): Ein Verfahren zur Optimierung heterogener Multiprozessorsysteme mittels Linearer Programmierung, Fortschrittberichte VDI, 10(512), VDI-Verlag GmbH, Düsseldorf
ISBN: 3183512106

Kneip, J. (1997): Objektorientierte Cache-Speicher für programmierbare monolithische Multiprozessoren in der digitalen Bildverarbeitung, VDI-Verlag, Düsseldorf

Hoffer, R. (1997): Architekturen für die Codierung mit variablen Codewortlängen auf der Basis inhaltsadressierter Speicher, Fortschritt-Berichte VDI, VDI-Verlag, Düsseldorf

Gaedke, K. (1996): Ein netzlistenbasiertes Verfahren zur Zuverlässigkeitsanalyse fehlertoleranter VLSI-Schaltkreise, VDI-Verlag, Düsseldorf

Gehrke, W. (1996): Assoziatives Controlling von programmierbaren Parallelprozessoren für die Videosignalverarbeitung, VDI-Verlag, Düsseldorf

Winzker, M. (1995): Reduktion der Verlustleistung integrierter CMOS-Schaltungen durch Anpassung an Signaleigenschaften, VDI-Verlag, Düsseldorf

Rönner, K. (1995): Eine für Bildverarbeitungsverfahren optimierte hochparallele RISC-Architektur, VDI-Verlag, Düsseldorf

Schönfeld, M. (1994): Graphenbasierte Synthese von Zwischenspeichern für den Datentransfer bei Array-Prozessoren, VDI-Verlag, Düsseldorf

Grüger, K. (1994): Kaskadierte Registerschaltungen für die Datenformatkonvertierung bei der digitalen Videosignalverarbeitung, VDI-Verlag, Düsseldorf

Franzen, J. (1994): Einsatz von Fehlertoleranztechniken in VLSI-Schaltkreisen der digitalen Signalverarbeitung, VDI-Verlag, Düsseldorf

Schönfeld, J. (1994): Kompakte Implementierung konturorientierter Bildverarbeitungssysteme mit VLSI-Bausteinen, VDI-Verlag, Düsseldorf

Vehlies, U. (1993): Ein Verfahren zur schrittweisen Umsetzung hochsprachlich beschriebener Algorithmen in Array-Prozessorstrukturen, VDI-Verlag, Düsseldorf

Komarek, T. (1993): VLSI-Architekturen für Displacementschätzverfahren auf der Basis von Blockmatching-Algorithmen, VDI-Verlag, Düsseldorf

Volkers, H. (1992): Ein Beitrag zu Speicherarchitekturen programmierbarer Multiprozessoren der Bildverarbeitung, VDI-Verlag, Düsseldorf

Münzner, A. (1991): Generierung von arithmetischen Building-Blöcken unter Berücksichtigung anwendungsspezifischer Randbedingungen, VDI-Verlag, Düsseldorf

Promotionen am Institut für Mikroelektronische Systeme