Institute of Microelectronic Systems Research
RISC-V für Harsh Environments

RISC-V für Harsh Environments

Led by:  Prof. Dr.-Ing. habil H. Blume
Team:  Malte Hawich, M.Sc.; Tobias Stuckenberg, M.Sc.
Year:  2021
Duration:  2021-2024

RISC-V für Harsh Environments

Der RISC-V ist maßgeblich an der Univeristy of California in Berkeley entwickelt worden. Es handelt sich hierbei um eine Open Standard Instruction Set Architecture (ISA). Diese kann genutzt werden um verschiedene Funktionen sehr simpel abzubilden und dabei unabhängig von dazugehörigen Prozessoren schon Firmware und sogar Software zu entwickeln. Die Prozessoren können dann beliebig ausgewählt werden ohne speziell für einen dedizierten Prozessor entwickeln zu müssen.

Im Rahmen dieses Projektes soll ein hochperfomanter RISC-V Prozessor am IMS entworfen werden.
Dieser soll in einer Hochtemperaturumgebung bei bis zu 200°C eingesetzt werden.
Um das zu ermöglichen wird eine gesonderte SOI Technologie eingesetzt, die wiederum dafür sorgt, dass mikroelektronische Schaltungen deutlich langsamer sind als üblich.
Der Prozessor soll dabei anpassbar sein, und sowohl über diverse dedizierte Functional Units verfügen, die insgesamt die Performance des Prozessor verbessern.

Es werden verschiedene leistungssteigernde Maßnahmen ergriffen, untersucht und umgesetzt.
Hierbei ist immer die Funktionalität der einzelnen Komponenten unter diesen gesonderten Bedingung zu gewährleisten. Außerdem muss der von RISC-V vorgegeben Standard erfüllt werden, damit diese Funktionalität der RISC-V Toolchain auch weiterhin voll genutzt werden können.