Labor: FPGA-Entwurfstechnik

Das Labor: FPGA-Entwurfstechnik behandelt die Inhalte der Vorlesung FPGA-Entwurfstechnik in praktischen Versuchen durch Audiosignalverarbeitung auf einem FPGA. Die Bearbeitung der Aufgaben erfolgt durch interaktives Selbststudium in Gruppen.

Entwurf eines Audio-Effektgerätes im Labor „FPGA-Entwurfstechnik” Entwurf eines Audio-Effektgerätes im Labor „FPGA-Entwurfstechnik” Entwurf eines Audio-Effektgerätes im Labor „FPGA-Entwurfstechnik” © IMS

Inhalte

Das Oberstufenlabor wird einmal pro Jahr im Wintersemester angeboten.
Die Veranstaltung ist für Studierende im Masterstudiengang ausgelegt und begleitet die Vorlesung: FPGA-Entwurfstechnik.

Ziel ist die Entwicklung eines FPGA-basierten Audio-Effektgerätes mit erweiterbarem Konzept. So kann mit dem Audio-Effektgerät eigene Musik eingelesen, verarbeitet und beispielsweise mit einem Hall-Effekt und einer Lautstärkeregulierung ausgegeben werden. Die Entwicklung findet in aufeinander aufbauenden Versuchen statt, wobei die Studierenden an Konzepte der Hardwarbeschreibungssprache VHDL und die digitale Audiosignalverarbeitung herangeführt werden. Der Lernfortschritt wird durch Testate überprüft.

Die Bearbeitung der Versuche findet in Gruppenarbeit in Präsenz statt. Zum eigenständigen Lernen kann das FPGA-Board mit nach Hause genommen werden. Die für die Bearbeitung benötigte Software-Tools sind als kostenlose Versionen öffentlich verfügbar. (Modelsim, Quartus)

ANMELDUNG

Die Vergabe der Laborplätze erfolgt über die zentrale Laboranmeldung der Fakultät für Elektrotechnik und Informatik. Studierende aller Fakultäten müssen sich über dieses System für das Labor anmelden.
Darüber hinaus müssen Sie Ihre Teilnahme an dieser Veranstaltung im Stud.IP anmelden.

Einführungsveranstaltung

Eine Einführungsveranstaltung für das Labor FPGA Entwurfstechnik findet zu Beginn des Semesters im Multimediahörsaal statt (Raum 023, Appelstraße 4, Gebäude 3703). Dort findet die Materialausgabe und Gruppeneinteilung statt. Der Termin und Ablauf wird nach der Vergabe der Laborplätze in der Stud.IP Veranstaltung bekannt gegeben.

Laborraum

Das Labor wird im eNIFE-Pool (Gebäude 3702, 2. Etage, Raum 221) durchgeführt.

Ergänzende Vorlesung

Kontakt

FPGA-Labor
Betreuer
FPGA-Labor
Betreuer
FPGA-Labor
Stempel für erfolgreiche Laborteilnahme
Adresse
Sekretariat IMS-AS
Raum 341, Appelstr.4, 3.OG
FPGA-Labor
Stempel für erfolgreiche Laborteilnahme
Adresse
Sekretariat IMS-AS
Raum 341, Appelstr.4, 3.OG