Logo Leibniz Universität Hannover
Logo: Institut für Mikroelektronische Systeme
Logo Leibniz Universität Hannover
Logo: Institut für Mikroelektronische Systeme
  • Zielgruppen
  • Suche
 

Projekte von apl. Prof. Dr.-Ing. Guillermo Payá Vayá

Prozessorarchitekturen

Multi-Energy Harvesting (MEH) - Flexible Plattform für Energiesammelsysteme für die Gebäudeautomation

Bild zum Projekt Multi-Energy Harvesting (MEH) - Flexible Plattform für Energiesammelsysteme für die Gebäudeautomation

Leitung:

Prof. Dr.-Ing. H. Blume, Prof. Dr.-Ing. B. Wicht, Jun.-Prof. Dr.-Ing. G. Payá Vayá

Bearbeitung:

M.Sc. Moritz Weißbrich, M.Sc. Lars-Christian Kähler

Laufzeit:

Oktober 2018 - März 2021

Förderung durch:

BMBF

Kurzbeschreibung:

Im Rahmen des Projektes wird ein Plattformkonzept für Komponenten intelligenter Gebäudeautomationssysteme entwickelt, das als Grundlage zukünftiger Sensoren und Aktoren der nächsten Generation dient. Charakteristisches Merkmal bei diesem Plattformkonzept ist der besonders geringe Energiebedarf und gleichzeitig die besonders niedrige Versorgungsspannung. Diese Merkmale ermöglichen in Kombination mit dem Energieernten aus unterschiedlichen Quellen (Multi-Energy-Harvester) einen längeren Betrieb mit weniger Batteriezellen im Vergleich zu bestehenden Systemen.

 

Details

 

Smart Hearing Aid Processor (Smart HeaP)

Bild zum Projekt Smart Hearing Aid Processor (Smart HeaP)

Leitung:

Prof. Dr.-Ing. H. Blume, Jun.-Prof. Dr.-Ing. Guillermo Payá Vayá

Bearbeitung:

Dipl.-Ing. L. Gerlach, M.Sc. J. Karrenbauer

Laufzeit:

April 2018 - April 2021

Förderung durch:

BMBF

Kurzbeschreibung:

Im Projekt Smart Hearing Aid Processor (Smart HeaP) wird ein neuartiger Hörgeräteprozessor konzipiert, entwickelt und gebaut, der sich trotz seiner einfachen Programmierbarkeit und der drahtlosen Bluetooth-Schnittstelle durch eine geringe Leistungsaufnahme und hohe Rechenleistung auszeichnet.

 

Details

 

Stochastic Processor

Bild zum Projekt Stochastic Processor

Leitung:

Jun.-Prof. Dr.-Ing. G. Payá-Vayá, Prof. Dr.-Ing. Holger Blume

Bearbeitung:

M.Sc. Moritz Weißbrich

Laufzeit:

Februar 2016 - Januar 2019

Förderung durch:

Deutsche Forschungsgemeinschaft (DFG)

Kurzbeschreibung:

Stochastische Berechnungsmechanismen sind in jüngster Zeit als vielversprechender Ansatz für den Entwurf energieeffizienter integrierter Hardwaresysteme bekannt geworden. Sie berücksichtigen die Fähigkeit vieler Anwendungen (z.B. Computer Vision) einen Rechengenauigkeitsverlust zu tolerieren. Statt des Entwurfs von Hardware für worst-case Szenarien mit großen Sicherheitsabständen, können Designer diese Beschränkungen lockern und bewusst Hardwarevariabilität für signifikante Verbesserungen der Berechnungsperformanz und Energievorteile ausnutzen.

 

Details

 

RAPANUI - Rapid-Prototyping for Media Processor Architecture Exploration

 

Leitung:

Jun.-Prof. Dr.-Ing. G. Payá-Vayá

Bearbeitung:

M. Sc. Florian Giesemann

Kurzbeschreibung:

Entwurf, Implementierung und Evaluation einer Prototyping-basierten Entwurfsmethodologie für Prozessorarchitekturen der digitalen Signalverarbeitung.

 

Details

 

TETRACOM

Bild zum Projekt TETRACOM

Leitung:

Jun.-Prof. Dr.-Ing. G. Payá-Vayá

Bearbeitung:

Dipl.-Ing. S. Nolting, Dipl.-Ing. L. Gerlach

Laufzeit:

Januar 2016 - Juli 2016

Kurzbeschreibung:

Nowadays, continuous development of digital signal processing applications, e.g., video-based advanced driver assistance systems, are pushing the limits of existing embedded systems and are forcing system developers to spend more time on code optimization. These applications often involve complex mathematical functions like trigonometric, logarithmic, exponential, or square root operations. In particular, these functions can only efficiently be computed on standard general purpose embedded processors, using highly optimized, processor specific arithmetic evaluation software libraries. Another alternative is to extend the embedded processor architectures with a specific hardware accelerator.

 

Details

 

Hearing4All

Bild zum Projekt Hearing4All

Leitung:

Prof. Dr.-Ing. H. Blume, Jun.-Prof. Dr.-Ing. G. Payá-Vayá

Bearbeitung:

M.Sc. C. Seifert, Dipl.-Ing. L. Gerlach

Laufzeit:

November 2012 - Dezember 2018

Kurzbeschreibung:

Das Verbundprojekt Hearing4all an dem das IMS-AS in mehreren Teilprojekten beteiligt ist, ist eines der Exzellenzcluster-Projekte des Bundes. Im Rahmen dieses interdisziplinären Projektes wird das IMS-AS hochperformante und verlustleistungsoptimierte Prozessorarchitekturen für elektronische Hörsysteme wie Cochlea-Implantate oder Hörgeräte erarbeiten.

 

Details

 

Biomedizintechnik

Smart Hearing Aid Processor (Smart HeaP)

Bild zum Projekt Smart Hearing Aid Processor (Smart HeaP)

Leitung:

Prof. Dr.-Ing. H. Blume, Jun.-Prof. Dr.-Ing. Guillermo Payá Vayá

Bearbeitung:

Dipl.-Ing. L. Gerlach, M.Sc. J. Karrenbauer

Laufzeit:

April 2018 - April 2021

Förderung durch:

BMBF

Kurzbeschreibung:

Im Projekt Smart Hearing Aid Processor (Smart HeaP) wird ein neuartiger Hörgeräteprozessor konzipiert, entwickelt und gebaut, der sich trotz seiner einfachen Programmierbarkeit und der drahtlosen Bluetooth-Schnittstelle durch eine geringe Leistungsaufnahme und hohe Rechenleistung auszeichnet.

 

Details

 

Hearing4All

Bild zum Projekt Hearing4All

Leitung:

Prof. Dr.-Ing. H. Blume, Jun.-Prof. Dr.-Ing. G. Payá-Vayá

Bearbeitung:

M.Sc. C. Seifert, Dipl.-Ing. L. Gerlach

Laufzeit:

November 2012 - Dezember 2018

Kurzbeschreibung:

Das Verbundprojekt Hearing4all an dem das IMS-AS in mehreren Teilprojekten beteiligt ist, ist eines der Exzellenzcluster-Projekte des Bundes. Im Rahmen dieses interdisziplinären Projektes wird das IMS-AS hochperformante und verlustleistungsoptimierte Prozessorarchitekturen für elektronische Hörsysteme wie Cochlea-Implantate oder Hörgeräte erarbeiten.

 

Details

 

Analog/Mixed-Signal-Entwurf

Multi-Energy Harvesting (MEH) - Flexible Plattform für Energiesammelsysteme für die Gebäudeautomation

Bild zum Projekt Multi-Energy Harvesting (MEH) - Flexible Plattform für Energiesammelsysteme für die Gebäudeautomation

Leitung:

Prof. Dr.-Ing. H. Blume, Prof. Dr.-Ing. B. Wicht, Jun.-Prof. Dr.-Ing. G. Payá Vayá

Bearbeitung:

M.Sc. Moritz Weißbrich, M.Sc. Lars-Christian Kähler

Laufzeit:

Oktober 2018 - März 2021

Förderung durch:

BMBF

Kurzbeschreibung:

Im Rahmen des Projektes wird ein Plattformkonzept für Komponenten intelligenter Gebäudeautomationssysteme entwickelt, das als Grundlage zukünftiger Sensoren und Aktoren der nächsten Generation dient. Charakteristisches Merkmal bei diesem Plattformkonzept ist der besonders geringe Energiebedarf und gleichzeitig die besonders niedrige Versorgungsspannung. Diese Merkmale ermöglichen in Kombination mit dem Energieernten aus unterschiedlichen Quellen (Multi-Energy-Harvester) einen längeren Betrieb mit weniger Batteriezellen im Vergleich zu bestehenden Systemen.

 

Details

 

Fahrerassistenzsysteme

ASEV

Bild zum Projekt ASEV

Leitung:

Prof. Dr.-Ing. H. Blume, Jun.-Prof. Dr.-Ing. G. Payá-Vayá

Bearbeitung:

Dipl.-Ing. Nico Mentzer

Laufzeit:

Mai 2010 - April 2013

Förderung durch:

Bundesministerium für Bildung und Forschung (BMBF)

Kurzbeschreibung:

In diesem Teilvorhaben des vom BMBF geförderten Projektes "Automatische Situationseinschätzung für ereignisgesteuerte Videoüberwachung (ASEV)" wird eine Hardware-Architektur konzipiert, die die schritthaltende Umsetzung der SIFT (Scale Invariant Feature Transform) Merkmalsextraktion ermöglicht. Die SIFT-Merkmale werden zur robusten Objektidentifikation und -verfolgung in einer ereignisgesteuerten, kamerabasierten Überwachung des äußerst sicherheitskritischen Flughafenvorfeldes genutzt. Mit einem Demonstrator am Projektende ist die Leistungsfähigkeit der Architektur im realen Einsatz gezeigt worden.

 

Details

 

DESERVE - Development Platform for Safe and Efficient Drive

Bild zum Projekt DESERVE - Development Platform for Safe and Efficient Drive

Leitung:

Prof. Dr.-Ing. H. Blume, Jun.-Prof. Dr.-Ing. G. Payá-Vayá

Bearbeitung:

Florian Giesemann, Frank Meinl, Nico Mentzer

Laufzeit:

September 2012 - August 2015

Förderung durch:

Europäische Union, Bundesministerium für Bildung und Forschung

Kurzbeschreibung:

DESERVE ist ein von der Europäischen Union und vom Bundesministerium für Bildung und Forschung im Rahmen der Technologieplattform ARTEMIS gefördertes Projekt. Ziel ist die Förderung und Entwicklung von Fahrassistenzsystemen, sogenannten Advanced Driver Assistance Systems (ADAS). Diese Systeme sollen den Fahrer bei der sicheren Steuerung eines Fahrzeugs unterstützen. Zu diesem Zweck wird die "DESERVE Plattform" entwickelt, die als Grundlage für zukünftige Entwicklungen von Fahrassistenzsystemen in Europa dienen soll.

 

Details

 

Rekonfigurierbare Architekturen

TUKUTURI

Bild zum Projekt TUKUTURI

Leitung:

Jun.-Prof. Dr.-Ing. G. Payá-Vayá

Bearbeitung:

M. Sc. Florian Giesemann

Laufzeit:

November 2011 - April 2013

Förderung durch:

Wege in die Forschung II

Kurzbeschreibung:

In dem TUKUTURI-Projekt wird die VHDL-Beschreibung einer für ASIC-Synthese optimierten soft core Prozessorarchitektur auf FPGAs übertragen und die Eignung spezieller Funktionseinheiten für spezifische Anwendungen hinsichtlich Performanz und Flächenbedarf untersucht.

 

Details

 

Schaltungsentwurf und physikalisches Design für eine neuartige FPGA-Architektur

Bild zum Projekt Schaltungsentwurf und physikalisches Design für eine neuartige FPGA-Architektur

Leitung:

Prof. Dr.-Ing. H. Blume, Jun.-Prof. Dr.-Ing. G. Payá-Vayá

Bearbeitung:

B. Bredthauer, C. Spindeldreier

Laufzeit:

Mai 2013 - Juli 2014

Förderung durch:

Bundesministerium für Bildung und Forschung

Kurzbeschreibung:

Untersuchung und Validierung der Machbarkeit und der erzielbaren Leistung eines neuartigen Field Programmable Gate Array (FPGA).

 

Details