Das Layout, das heißt die geometrische Anordnung der Schaltungsteile, wirkt sich massiv auf die Systemeigenschaften aus. Verfahren für den physikalischen Entwurf automatisieren die Layoutgenerierung und optimieren dabei die gewünschten Eigenschaften. Bei Digitalschaltungen liegt ein Kernproblem in der Komplexität der Platzierung und Verdrahtung. Heutzutage müssen viele Millionen Gatter auf einem Chip so angeordnet werden, dass sie sich kurzschlussfrei verdrahten lassen und eine Vielzahl weiterer Randbedingungen eingehalten wird. Platzierung und Verdrahtung können nur noch automatisch erfolgen, wozu immer leistungsfähigere Algorithmen benötigt werden. Weitere Herausforderungen bestehen in der Abschätzung der Auswirkung verschiedener Layoutentscheidungen in Analog/Mixed-Signal-Schaltungen. Dort spielen beispielsweise Kopplungseffekte eine bedeutende Rolle.

Bisherige Arbeiten in diesem Themenumfeld umfassen parasitensymmetrische Verdrahtung, Substratkontakplatzierung, Redundanz in Verdrahtungs- und Repeaternetzwerken, Reduzierung der Verlustleistung und die IR-Drop-Analyse.

Aktuelle Arbeiten beschäftigen sich mit der beschleunigten Platzierung unter Berücksichtigung der Verdrahtbarkeit, dem 3D-Floorplanning, der domänenübergreifenden Abbildung von Constraints und der Modellierung parasitärer Transistoren im Substrat von Smart-Power-Schaltungen.