Logo Leibniz Universität Hannover
Logo: Institut für Mikroelektronische Systeme
Logo Leibniz Universität Hannover
Logo: Institut für Mikroelektronische Systeme
  • Zielgruppen
  • Suche
 

Prozessorarchitekturen

Smart Hearing Aid Processor (Smart HeaP)

Bild zum Projekt Smart Hearing Aid Processor (Smart HeaP)

Leitung:

Prof. Dr.-Ing. H. Blume

Bearbeitung:

Dipl.-Ing. L. Gerlach

Laufzeit:

April 2018 - April 2021

Förderung durch:

BMBF

Kurzbeschreibung:

Im Projekt Smart Hearing Aid Processor (Smart HeaP) wird ein neuartiger Hörgeräteprozessor konzipiert, entwickelt und gebaut, der sich trotz seiner einfachen Programmierbarkeit und der drahtlosen Bluetooth-Schnittstelle durch eine geringe Leistungsaufnahme und hohe Rechenleistung auszeichnet.

 

| details |

 

Hearing4All

Bild zum Projekt Hearing4All

Leitung:

Prof. Dr.-Ing. H. Blume, Jun.-Prof. Dr.-Ing. G. Payá-Vayá

Bearbeitung:

M.Sc. C. Seifert, Dipl.-Ing. L. Gerlach

Laufzeit:

November 2012 - Dezember 2018

Kurzbeschreibung:

Das Verbundprojekt Hearing4all an dem das IMS-AS in mehreren Teilprojekten beteiligt ist, ist eines der Exzellenzcluster-Projekte des Bundes. Im Rahmen dieses interdisziplinären Projektes wird das IMS-AS hochperformante und verlustleistungsoptimierte Prozessorarchitekturen für elektronische Hörsysteme wie Cochlea-Implantate oder Hörgeräte erarbeiten.

 

| details |

 

Stochastic Processor

Bild zum Projekt Stochastic Processor

Leitung:

Jun.-Prof. Dr.-Ing. G. Payá-Vayá, Prof. Dr.-Ing. Holger Blume

Bearbeitung:

M.Sc. Moritz Weißbrich

Laufzeit:

Februar 2016 - Januar 2019

Förderung durch:

Deutsche Forschungsgemeinschaft (DFG)

Kurzbeschreibung:

Stochastische Berechnungsmechanismen sind in jüngster Zeit als vielversprechender Ansatz für den Entwurf energieeffizienter integrierter Hardwaresysteme bekannt geworden. Sie berücksichtigen die Fähigkeit vieler Anwendungen (z.B. Computer Vision) einen Rechengenauigkeitsverlust zu tolerieren. Statt des Entwurfs von Hardware für worst-case Szenarien mit großen Sicherheitsabständen, können Designer diese Beschränkungen lockern und bewusst Hardwarevariabilität für signifikante Verbesserungen der Berechnungsperformanz und Energievorteile ausnutzen.

 

| details |

 

RAPANUI - Rapid-Prototyping for Media Processor Architecture Exploration

 

Leitung:

Jun.-Prof. Dr.-Ing. G. Payá-Vayá

Bearbeitung:

M. Sc. Florian Giesemann

Kurzbeschreibung:

Entwurf, Implementierung und Evaluation einer Prototyping-basierten Entwurfsmethodologie für Prozessorarchitekturen der digitalen Signalverarbeitung.

 

| details |