Logo Leibniz Universität Hannover
Logo: Institut für Mikroelektronische Systeme
Logo Leibniz Universität Hannover
Logo: Institut für Mikroelektronische Systeme
  • Zielgruppen
  • Suche
 

Untersuchung und Evaluation der Abbildunsgvarianten eines massiv parallelen Vektorprozessors auf die Intel Arria 10 FPGA-Architektur

Student:

-

Betreuer:

Stephan Nolting

Art der Arbeit:

Master-/Diplomarbeit

Abteilung:

Fachgebiet für Architekturen und Systeme

Status:

abgeschlossen

Bild Untersuchung und Evaluation der Abbildunsgvarianten eines massiv parallelen Vektorprozessors auf die Intel Arria 10 FPGA-Architektur

Am Institut für Mikroelektronische Systeme werden applikationsspezifische Prozessorarchitekturen für verschiedenste Anwendungsbereiche entwickelt. Gerade in der Bildverarbeitung und im Kontext der Fahrerassistenzsysteme wird an Rechnerplattformen für komplexe Berechnungen geforscht, die unter harten Echtzeitanforderungen arbeiten müssen. Massiv parallele Standartplattformen wie etwa GPUs bieten zwar die erforderlichen Rechenleistungen, haben jedoch eine für den Embedded-Markt zu hohe Verlustleistungsaufname. Applikationsspezifische Prozessoren (ASPs) bieten hier einen guten Trade-Off zwischen Leistungsaufnahme, Rechenkapazität und Kosten-Effizienz.

Die Aufgabe in dieser Arbeit ist es, den am Institut entwickelte und für Xilinx FPGAs optimierten VPRO Vektorprozessor auf die Intel Arria 10 FPGA Architektur zu portieren. Um eine möglichst hohe Rechenleistung zu erzielen, sollen die Rechenkerne des Vektorprozessors für die FPGA-Architektur optimiert werden. Dies beinhaltet unter anderem das Ersetzen der Xilinx-Primitives (Block-RAMs und DSPs) und die damit erforderlichen Neudefinitionen der ISA (Instruktionssatzarchitektur) des Vektorprozessors. Weiterhin sollen die einzelnen funktionalen Einheiten durch teilweise manuelle Platzierung mit maximaler Taktfrequenz des verwendeten Intel Arria 10 FPGAs betrieben werden.

Der Vektorprozessor soll in ein Framework eingebettet werden, das den Vektorprozessor über eine erweiterbare Businfrastruktur (z.B. AXI4) mit einem Speicherinterface sowie Kommunikationsschnittstellen verbindet. Weiterhin soll die Kopplung des Vektorsystems mit dem als Hard-Macro im FPGA befindlichen ARM-Kernen untersucht werden.

Auf gute Dokumentation ist zu achten. Die eingereichten Arbeiten sowie die Ergebnisse der Arbeit bleiben Eigentum des Institutes.


zurück