Malte Hawich, M. Sc.
Malte Hawich, M. Sc.
Telefon
Adresse
Appelstraße 4
30167 Hannover
30167 Hannover
Gebäude
Raum
Malte Hawich, M. Sc.
Telefon
-
Publikationsliste
Zeige Ergebnisse 1 - 4 von 4
2024
Enhancing RISC-V Processor Performance in Harsh Environments through Data Cache Optimization. / Frühauf, Jan-Luca; Hawich, Malte; Blume, Holger Christoph.
2024 Panhellenic Conference on Electronics & Telecommunications (PACET). IEEE, 2024. S. 1-4 (Panhellenic Conference on Electronics & Telecommunications (PACET)).Publikation: Beitrag in Buch/Bericht/Sammelwerk/Konferenzband › Aufsatz in Konferenzband › Forschung › Peer-Review
Improving Clock Frequencies in ASIC Designs through Semi-Automatic Register Placement and Advanced Retiming. / Hawich, Malte; Klein, Simon Christian; Stuckenberg, Tobias et al.
2024 Panhellenic Conference on Electronics & Telecommunications (PACET). 2024. S. 1-6 (Panhellenic Conference on Electronics & Telecommunications (PACET)).Publikation: Beitrag in Buch/Bericht/Sammelwerk/Konferenzband › Aufsatz in Konferenzband › Forschung › Peer-Review
Optimizing RISC-V Processor Performance with Adaptive Execution Unit Lengths in Harsh Environment Conditio. / Szücs, Jan; Hawich, Malte; Blume, Holger Christoph.
2024 Panhellenic Conference on Electronics & Telecommunications (PACET). 2024. S. 1-5.Publikation: Beitrag in Buch/Bericht/Sammelwerk/Konferenzband › Aufsatz in Konferenzband › Forschung › Peer-Review
2023
High Performance Instruction Fetch Structure within a RISC-V Processor for Use in Harsh Environments. / Hawich, Malte; Rumpeltin, Nico (Mitwirkende*r); Rücker, Malte (Mitwirkende*r) et al.
Lecture Notes in Computer Science: Embedded Computer Systems: Architectures, Modeling, and Simulation 23rd International Conference, SAMOS 2023 Samos, Greece, July 2–6, 2023 Proceedings. Hrsg. / Cristina Silvano; Marc Reichenbach; Christian Pilato. Band 23 Springer, 2023. S. 255-268 (Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics); Band 14385 LNCS).Publikation: Beitrag in Buch/Bericht/Sammelwerk/Konferenzband › Beitrag in Buch/Sammelwerk › Forschung › Peer-Review
-
Forschungsprojekte
Prozessorarchitekturen
-
RISC-V für Harsh EnvironmentsIn Kooperation mit einem Industriepartner wird ein RISC-V Prozessor entworfen, der auch unter den besonderen Bedingung eines Harsh Environments zu Höchstleistung fähig sein soll. Die besonders für Hochtemperaturumgebungen ausgelegte Technologie ist auf Grund der notwendigen Schutzmaßnahmen nicht sonderlich schnell. Dennoch soll eine Zielfrequenz von bis zu 200MHz erreicht werden. Hierfür werden besondere Architekturen eingesetzt und auf diese Vorgaben angepasst.Leitung: Prof. Dr.-Ing. habil H. BlumeTeam:Jahr: 2021Laufzeit: 2021-2024
-