Institut
Holger Blume

Prof. Dr.-Ing. Holger Blume

Prof. Dr.-Ing. Holger Blume
Address
Appelstr. 4
30167 Hannover
Prof. Dr.-Ing. Holger Blume
Address
Appelstr. 4
30167 Hannover

BERUFLICHE LAUFBAHN

Holger Blume, Jahrgang 1967, studierte von 1987 bis 1992 Elektrotechnik an der Universität Dortmund. Während seines Studiums war er Stipendiat der Studienstiftung des deutschen Volkes. Von 1993 bis 1996 war er wissenschaftlicher Mitarbeiter in der Arbeitsgruppe Schaltungen für die Informationsverarbeitung an der Universität Dortmund (Prof. Dr. H. Schröder). Von 1996-1998 war er als wissenschaftlicher Mitarbeiter am Informatik Centrum Dortmund (ICD) angestellt. Im Jahre 1997 promovierte er an der Universität Dortmund mit Auszeichnung zum Thema "Nichtlineare fehlertolerante Interpolation von Zwischenbildern".

Von 1998 bis 2008 war er zuerst als Oberingenieur und später als Akademischer Oberrat am Lehrstuhl für Allgemeine Elektrotechnik und Datenverarbeitungssysteme der RWTH Aachen (Prof. Dr. T. G. Noll) tätig. Im Februar 2008 habilitierte er dort mit einer Arbeit zum Thema "Exploration des Entwurfsraumes für heterogene Architekturen zur digitalen Videosignalverarbeitung".

Im Juli 2008 folgte er einem Ruf an die Leibniz Universität Hannover wo er seit dem als Professor für "Architekturen und Systeme" und als geschäftsführender Leiter des Instituts für Mikroelektronische Systeme (IMS) tätig ist.

  • Publikationsliste

    Showing entries 1 - 20 out of 294
    1 2 3 4 5 6 7 Last

    The Bose-Einstein Condensate and Cold Atom Laboratory. / Frye, Kai; Abend, Sven; Bartosch, Wolfgang; Bawamia, Ahmad; Becker, Dennis; Blume, Holger; Braxmaier, Claus; Chiow, Sheng-Wey; Efremov, Maxim A.; Ertmer, Wolfgang; Fierlinger, Peter; Gaaloul, Naceur; Grosse, Jens; Grzeschik, Christoph; Hellmig, Ortwin; Henderson, Victoria A.; Herr, Waldemar; Israelsson, Ulf; Kohel, James; Krutzik, Markus; Kürbis, Christian; Lämmerzahl, Claus; List, Meike; Lüdtke, Daniel; Lundblad, Nathan; Marburger, J. Pierre; Meister, Matthias; Mihm, Moritz; Müller, Holger; Müntinga, Hauke; Oberschulte, Tim; Papakonstantinou, Alexandros; Perovšek, Jaka; Peters, Achim; Prat, Arnau; Rasel, Ernst M.; Roura, Albert; Schleich, Wolfgang P.; Schubert, Christian; Seidel, Stephan T.; Sommer, Jan; Spindeldreier, Christian; Stamper-Kurn, Dan; Stuhl, Benjamin K.; Warner, Marvin; Wendrich, Thijs; Wenzlawski, André; Wicht, Andreas; Windpassinger, Patrick; Yu, Nan; Wörner, Lisa.

    37 p. 1 ed. 2021. (EPJ Quantum Technology).

    Research output: Other contributionPreprintResearch


    A Survey on Application Specific Processor Architectures for Digital Hearing Aids. / Gerlach, Lukas Konrad; Payá Vayá, Guillermo; Blume, Holger Christoph.

    In: Journal of Signal Processing Systems, 20.03.2021.

    Research output: Contribution to journalArticleResearchpeer review


    Multicore performance prediction with MPET : Using scalability characteristics for statistical cross-architecture prediction. / Arndt, Oliver Jakob; Lüders, Matthias; Riggers, Christoph; Blume, Holger.

    In: Journal of Signal Processing Systems, Vol. 92, No. 9, 01.07.2020, p. 981-998.

    Research output: Contribution to journalArticleResearchpeer review


    Psychophysics Study on LED Flicker Artefacts for Automotive Digital Mirror Replacement Systems. / Behmann, Nicolai; Blume, Holger.

    In: IS and T International Symposium on Electronic Imaging Science and Technology, Vol. 2020, No. 11, 234, 26.01.2020.

    Research output: Contribution to journalConference articleResearchpeer review


    KAVUAKA : Chip Design für digitale Hörhilfen. / Blume, Holger Christoph; Payá Vayá, Guillermo; Gerlach, Lukas Konrad.

    In: Unimagazin : Forschungsmagazin der Leibniz-Universität Hannover, Vol. 2020, No. 1, 2020, p. 18-20.

    Research output: Contribution to journalArticleResearch


    SmartHeaP - Smart Hearing Aid Processor - Ein industrielles Translationsprojekt für digitale Hörhilfen. / Blume, Holger Christoph; Payá Vayá, Guillermo; Karrenbauer, Jens Christian; Benndorf, Jens; Blawat, Meinolf.

    In: Unimagazin : Forschungsmagazin der Leibniz-Universität Hannover, 01.2020.

    Research output: Contribution to journalArticleResearch


    Issue-slot based predication encoding technique for vliw processors. / Gerlach, Lukas; Stuckmann, Fabian; Blume, Holger; Paya-Vaya, Guillermo.

    2020 9th International Conference on Modern Circuits and Systems Technologies, MOCAST 2020. Institute of Electrical and Electronics Engineers Inc., 2020. 9200304 (2020 9th International Conference on Modern Circuits and Systems Technologies, MOCAST 2020).

    Research output: Chapter in Book/Report/Conference proceedingConference contributionResearchpeer review


    Design Space Exploration Framework for Tensilica-Based Digital Audio Processors in Hearing AIDS. / Karrenbauer, Jens; Gerlach, Lukas; Paya-Vaya, Guillermo; Blume, Holger.

    2020 9th International Conference on Modern Circuits and Systems Technologies, MOCAST 2020. Institute of Electrical and Electronics Engineers Inc., 2020. 9200250 (2020 9th International Conference on Modern Circuits and Systems Technologies, MOCAST 2020).

    Research output: Chapter in Book/Report/Conference proceedingConference contributionResearchpeer review


    Multicore Performance Prediction – Comparing Three Recent Approaches in a Case Study. / Lüders, Matthias; Arndt, Oliver Jakob; Blume, Holger.

    Euro-Par 2019: Parallel Processing Workshops - International Workshops, Revised Selected Papers. ed. / Ulrich Schwardmann; Christian Boehme; Dora B. Heras; Valeria Cardellini; Emmanuel Jeannot; Antonio Salis; Claudio Schifanella; Ravi Reddy Manumachu; Dieter Schwamborn; Laura Ricci; Oh Sangyoon; Thomas Gruber; Laura Antonelli; Stephen L. Scott. Springer Nature, 2020. p. 282-294 (Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics); Vol. 11997 LNCS).

    Research output: Chapter in Book/Report/Conference proceedingConference contributionResearchpeer review


    Optimized Minimum-Search for SAR Backprojection Autofocus on GPUs Using CUDA. / Rother, Niklas; Fahnemann, Christian; Wittler, Jan; Blume, Holger Christoph.

    2020 IEEE Radar Conference, RadarConf 2020. IEEE Computer Society, 2020. 9266636 (IEEE National Radar Conference - Proceedings; Vol. 2020-September).

    Research output: Chapter in Book/Report/Conference proceedingConference contributionResearchpeer review


    Automated Bioreactor System for the Cultivation of Autologous Tissue-Engineered Vascular Grafts. / Stanislawski, Nils; Cholewa, Fabian; Heymann, Henrik; Kraus, Xenia; Heene, Sebastian; Witt, Martin; Thoms, Stefanie; Blume, Cornelia; Blume, Holger.

    42nd Annual International Conferences of the IEEE Engineering in Medicine and Biology Society: Enabling Innovative Technologies for Global Healthcare, EMBC 2020. Institute of Electrical and Electronics Engineers Inc., 2020. p. 2257-2261 9175340 (Proceedings of the Annual International Conference of the IEEE Engineering in Medicine and Biology Society, EMBS; Vol. 2020-July).

    Research output: Chapter in Book/Report/Conference proceedingConference contributionResearchpeer review


    CereBridge : An Efficient, FPGA-based Real-Time Processing Platform for True Mobile Brain-Computer Interfaces. / Wahalla, Marc-Nils; Vaya, Guillermo Paya; Blume, Holger.

    42nd Annual International Conferences of the IEEE Engineering in Medicine and Biology Society: Enabling Innovative Technologies for Global Healthcare, EMBC 2020. IEEE, 2020. p. 4046-4050 9175623.

    Research output: Chapter in Book/Report/Conference proceedingConference contributionResearchpeer review


    Improving the Performance of a High-Temperature DSP Using Circuit-Level Timing Speculation. / Weißbrich, Moritz; Roskamp, Steffen; Webering, Fritz; Blume, Holger; Payá-Vayá, Guillermo.

    2020. CadenceLIVE Europe 2020, .

    Research output: Contribution to conferenceSlides to presentationResearch


    Portable implementationsfor heterogeneous hardwareplatforms in autonomousdriving systems. / Arndt, Oliver Jakob; Rallapalli, Parwesh; Blume, Holger Christoph.

    Big Data Analytics for Cyber-Physical Systems: Machine Learning for the Internet of Things. Elsevier, 2019. p. 113-143.

    Research output: Chapter in Book/Report/Conference proceedingContribution to book/anthologyResearch


    Statistical Performance Prediction for Multicore Applications Based on Scalability Characteristics. / Arndt, Oliver Jakob; Luders, Matthias; Blume, Holger.

    2019 IEEE 30th International Conference on Application-Specific Systems, Architectures and Processors (ASAP): Proceedings. Vol. 2160-052X IEEE Computer Society, 2019. p. 255-262 (Proceedings of the International Conference on Application-Specific Systems, Architectures and Processors).

    Research output: Chapter in Book/Report/Conference proceedingConference contributionResearchpeer review


    CNN Design Space Exploration on Tensilica Vision P6 DSP. / Behmann, Nicolai; Blume, Holger Christoph.

    2019. Paper presented at Cadence User Conference 2019, Munich, Germany.

    Research output: Contribution to conferencePaperResearchpeer review


    Probabilistic 3D Point Cloud Fusion on Graphics Processors for Automotive (Poster). / Behmann, Nicolai; Cheng, Yihan; Schleusner, Jens Karsten; Blume, Holger Christoph.

    22th International Conference on Information Fusion (FUSION). IEEE Computer Society, 2019. 9011304.

    Research output: Chapter in Book/Report/Conference proceedingConference contributionResearchpeer review


    Real-Time LED Flicker Detection and Mitigation : Architecture and FPGA-Implementation. / Behmann, Nicolai; Blume, Holger.

    2018 25th IEEE International Conference on Electronics Circuits and Systems (ICECS). IEEE Computer Society, 2019. p. 657-658.

    Research output: Chapter in Book/Report/Conference proceedingConference contributionResearchpeer review


    Design Space Exploration for Convolutional Neural Networks on a 22 nm FD-SOI SoC. / Blume, Holger Christoph; Behmann, Nicolai; Payá Vayá, Guillermo.

    Embedded World Conference 2019. 2019.

    Research output: Chapter in Book/Report/Conference proceedingConference contributionResearch


    Showing entries 1 - 20 out of 294
    1 2 3 4 5 6 7 Last
  • Forschungsprojekte

    Electronic Design Automation

    • GEBO - Hochtemperaturelektronik
      In diesem Projekt wird der Entwurf von Mixed-Signal-Schaltungen zur Signalverarbeitung unter Hochtemperaturbedingungen erforscht. Dazu werden sowohl geeignete Schaltungstechnologien zur analogen Ansteuerung von Sensoren als auch Architekturen zur digitalen Signalverarbeitung untersucht, die an die Anforderungen von Hochtemperaturtechnologien angepasst sind.
      Leaders: Prof. Dr.-Ing. H. Blume
      Team: Dipl.-Ing. Rochus Nowosielski
      Year: 2014
      Lifespan: 2009-2011

    Prozessorarchitekturen

    • High Temperature Measurement While Drilling
      Das Ziel der Forschungsarbeit ist ein MWD-Prozessorsystem für Bohrwerkzeuge im Einsatz für geothermische Bohrungen in Umgebungstemperaturen bis zu 300 °C. Die Bearbeitung des Projekts umfasst Forschungsaspekte aus den Bereichen des Hardwareentwurfs, der Fehlertoleranz digitaler Systeme und des ASIC-Entwurfs.
      Leaders: Prof. Dr.-Ing. H. Blume
      Team: Dipl.-Ing. Rochus Nowosielski
      Year: 2014
      Lifespan: 2012-2014
    • GEBO - Hochtemperaturelektronik
      In diesem Projekt wird der Entwurf von Mixed-Signal-Schaltungen zur Signalverarbeitung unter Hochtemperaturbedingungen erforscht. Dazu werden sowohl geeignete Schaltungstechnologien zur analogen Ansteuerung von Sensoren als auch Architekturen zur digitalen Signalverarbeitung untersucht, die an die Anforderungen von Hochtemperaturtechnologien angepasst sind.
      Leaders: Prof. Dr.-Ing. H. Blume
      Team: Dipl.-Ing. Rochus Nowosielski
      Year: 2014
      Lifespan: 2009-2011
    • RAPANUI - Rapid-Prototyping for Media Processor Architecture Exploration
      Entwurf, Implementierung und Evaluation einer Prototyping-basierten Entwurfsmethodologie für Prozessorarchitekturen der digitalen Signalverarbeitung.
      Leaders: Jun.-Prof. Dr.-Ing. G. Payá-Vayá
      Team: M. Sc. Florian Giesemann
      Year: 2014
    • OPARO
      Bei der Entwicklung von integrierten, programmierbaren Schaltungen rückt zunehmend auch die Optimierung der Verlustleistung und der Temperaturverteilung in den Vordergrund. Diese können bisher aber nur durch sehr zeitaufwendige Simulationen bestimmt werden. Deshalb sollen präzise Modelle zur Bestimmung der Verlustleistung erarbeitet werden und zusammen mit der funtionalen Emulation auf FPGAs abgebildet werden. Durch die Beschleunigung der Verlustleistungsbestimmung und Temperaturverteilung können dann gezielt Optimierungen der Architektur und des Applikationscodes unter Berücksichtigung realer Eingangsdaten vorgenommen werden.
      Leaders: Prof. Dr.-Ing. H. Blume
      Team: Dipl.-Wirtsch.-Ing. Sebastian Hesselbarth
      Year: 2014
    • Hearing4All
      Das Verbundprojekt Hearing4all an dem das IMS-AS in mehreren Teilprojekten beteiligt ist, ist eines der Exzellenzcluster-Projekte des Bundes. Im Rahmen dieses interdisziplinären Projektes wird das IMS-AS hochperformante und verlustleistungsoptimierte Prozessorarchitekturen für elektronische Hörsysteme wie Cochlea-Implantate oder Hörgeräte erarbeiten.
      Leaders: Prof. Dr.-Ing. H. Blume, Jun.-Prof. Dr.-Ing. G. Payá-Vayá
      Team: M.Sc. C. Seifert, Dipl.-Ing. L. Gerlach
      Year: 2015
      Lifespan: November 2012 - Dezember 2018
    • Stochastic Processor
      Stochastische Berechnungsmechanismen sind in jüngster Zeit als vielversprechender Ansatz für den Entwurf energieeffizienter integrierter Hardwaresysteme bekannt geworden. Sie berücksichtigen die Fähigkeit vieler Anwendungen (z.B. Computer Vision) einen Rechengenauigkeitsverlust zu tolerieren. Statt des Entwurfs von Hardware für worst-case Szenarien mit großen Sicherheitsabständen, können Designer diese Beschränkungen lockern und bewusst Hardwarevariabilität für signifikante Verbesserungen der Berechnungsperformanz und Energievorteile ausnutzen.
      Leaders: Jun.-Prof. Dr.-Ing. G. Payá-Vayá, Prof. Dr.-Ing. Holger Blume
      Team: M.Sc. Moritz Weißbrich
      Year: 2015
      Sponsors: Deutsche Forschungsgemeinschaft (DFG)
      Lifespan: Februar 2016 - Januar 2019
    • TETRACOM
      Nowadays, continuous development of digital signal processing applications, e.g., video-based advanced driver assistance systems, are pushing the limits of existing embedded systems and are forcing system developers to spend more time on code optimization. These applications often involve complex mathematical functions like trigonometric, logarithmic, exponential, or square root operations. In particular, these functions can only efficiently be computed on standard general purpose embedded processors, using highly optimized, processor specific arithmetic evaluation software libraries. Another alternative is to extend the embedded processor architectures with a specific hardware accelerator.
      Leaders: Jun.-Prof. Dr.-Ing. G. Payá-Vayá
      Team: Dipl.-Ing. S. Nolting, Dipl.-Ing. L. Gerlach
      Year: 2016
      Lifespan: Januar 2016 - Juli 2016
    • Smart Hearing Aid Processor (Smart HeaP)
      Im Projekt Smart Hearing Aid Processor (Smart HeaP) wird ein neuartiger Hörgeräteprozessor konzipiert, entwickelt und gebaut, der sich trotz seiner einfachen Programmierbarkeit und der drahtlosen Bluetooth-Schnittstelle durch eine geringe Leistungsaufnahme und hohe Rechenleistung auszeichnet.
      Leaders: Prof. Dr.-Ing. H. Blume, apl. Prof. Dr.-Ing. G. Payá Vayá
      Team: Dipl.-Ing. L. Gerlach, M.Sc. J. Karrenbauer
      Year: 2018
      Sponsors: BMBF
      Lifespan: April 2018 - April 2021
    • Multi-Energy Harvesting (MEH) - Flexible Plattform für Energiesammelsysteme für die Gebäudeautomation
      Im Rahmen des Projektes wird ein Plattformkonzept für Komponenten intelligenter Gebäudeautomationssysteme entwickelt, das als Grundlage zukünftiger Sensoren und Aktoren der nächsten Generation dient. Charakteristisches Merkmal bei diesem Plattformkonzept ist der besonders geringe Energiebedarf und gleichzeitig die besonders niedrige Versorgungsspannung. Diese Merkmale ermöglichen in Kombination mit dem Energieernten aus unterschiedlichen Quellen (Multi-Energy-Harvester) einen längeren Betrieb mit weniger Batteriezellen im Vergleich zu bestehenden Systemen.
      Leaders: Prof. Dr.-Ing. H. Blume, Prof. Dr.-Ing. B. Wicht, apl. Prof. Dr.-Ing. G. Payá Vayá
      Team: M.Sc. Moritz Weißbrich, M.Sc. Lars-Christian Kähler
      Year: 2019
      Sponsors: BMBF
      Lifespan: Oktober 2018 - März 2021
    • ZuSE-KI-mobil
      Für Zukunftsaufgaben wie das autonome Fahren oder Industrie 4.0 müssen immer größere Mengen an Daten von einer steigenden Anzahl von Sensoren mit Hilfe komplexer Algorithmen und künstlicher Intelligenz (KI) in kürzester Zeit analysiert werden. Die entsprechenden Prozessoren müssen aber nicht nur bei der Rechenleistung, sondern auch hinsichtlich Energieeffizienz, Zuverlässigkeit, Robustheit und Sicherheit hohe Anforderungen erfüllen, die über aktuelle Möglichkeiten weit hinausgehen. Die ZuSE-Projekte des BMBF sollen den dringenden Bedarf der Anwenderbranchen an zukunftsfähigen, vertrauenswürdigen Prozessoren decken, die auf ihre spezifischen Aufgaben zugeschnitten und hoch performant sind. Ziel des Vorhabens ist die Entwicklung einer Prozessorplattform für die Entwicklung hoch performanter Elektronik für rechenintensive KI-Anwendungen. Als Kernkomponente wird ein KI-Beschleuniger mit einer flexiblen, erweiterbaren und skalierbaren System-on-Chip –Architektur (SoC) entwickelt. Um einen niedrigen Energieverbrauch zu erreichen, wird der Beschleuniger für KI-Algorithmen im Bereich des autonomen Fahrens optimiert und in der energieeffizienten 22-nm-FDX-Halbleitertechnologie gefertigt. Darüber hinaus wird ein Ökosystem aufgebaut, das ein Entwicklungssystem sowie ein deutsches Partnernetzwerk mit Know-how im KI-Hardware-Entwurf vereint. Die Flexibilität und Skalierbarkeit der Leistungsdaten der Prozessorplattform wird anhand von Demonstratoren verifiziert. Der rechenstarke KI-Beschleuniger, die flexible und skalierbare SoC-Architektur sowie das Ökosystem bilden eine Plattform für die kostengünstige Entwicklung anwendungsspezifischer KI-Hardware in Deutschland und sind für zukünftige Innovationen breit einsetzbar.
      Leaders: Prof. Dr.-Ing. Holger Blume
      Team: Nicolai Behmann, M.Sc.
      Year: 2020
      Sponsors: BMBF
      Lifespan: Mai 2020 - April 2023
    • ZuSE-KI-AVF - Anwendungsspezifischer KI-Prozessor für die intelligente Sensorsignalverarbeitung im autonomen Fahren
      Innovative Fahrerassistenzsysteme erfordern neue, leistungsfähige Hardwareplattformen, die in der Lage sind, hochauflösende und mehrdimensionale Datenmengen in Echtzeit zu verarbeiten. Vielfältige Sensorik wie Kamera, Lidar oder Radar führt zu deutlich voneinander abweichenden Anforderungen, denen mit anwendungsspezifischer Hardware begegnet werden kann. Mit dem Ziel der Entwicklung einer solchen Hardware auf Basis einer skalierbaren und flexibel programmierbaren Architekturplattform hat das IMS erfolgreich an der ZuSE-Ausschreibung des BMBF zu Themen der künstlichen Intelligenz teilgenommen. In der Rolle der Projektleitung arbeitet das Institut in einem Konsortium an einer Open-Source Vektorprozessorarchitektur, die sich besonders für ressourcenintensive KI-Algorithmen eignet. Durch die vertikale Verarbeitung von Datenvektoren und komplexe Adressierungsmodi können neuronale Netze effizient berechnet werden. Für den Einsatz als Embedded-IP-Core in kommerziellen SoCs werden zudem Aspekte der funktionalen Sicherheit und IP-Security betrachtet. Auch die Entwicklung eines Compilers und eines effizienten Speichercontroller sind Teil des Projektes ZuSE-KI-AVF. Das IMS entwickelt an der Systemarchitektur, der Konzeption und Implementation von Algorithmen wie der Verarbeitung von Lidar-Punktwolken sowie einer Demonstration der Architektur auf Basis einer FPGA-Beschreibung.
      Leaders: Prof. Dr.-Ing. Holger Blume
      Team: M.Sc. Sven Gesper, M.Sc. Oliver Renke, M.Sc. Christoph Riggers, M.Sc. Gia Bao Thieu
      Year: 2020
      Sponsors: BMBF
      Lifespan: Oktober 2020 - September 2023

    Analog/Mixed-Signal-Entwurf

    • GEBO - Hochtemperaturelektronik
      In diesem Projekt wird der Entwurf von Mixed-Signal-Schaltungen zur Signalverarbeitung unter Hochtemperaturbedingungen erforscht. Dazu werden sowohl geeignete Schaltungstechnologien zur analogen Ansteuerung von Sensoren als auch Architekturen zur digitalen Signalverarbeitung untersucht, die an die Anforderungen von Hochtemperaturtechnologien angepasst sind.
      Leaders: Prof. Dr.-Ing. H. Blume
      Team: Dipl.-Ing. Rochus Nowosielski
      Year: 2014
      Lifespan: 2009-2011
    • Multi-Energy Harvesting (MEH) - Flexible Plattform für Energiesammelsysteme für die Gebäudeautomation
      Im Rahmen des Projektes wird ein Plattformkonzept für Komponenten intelligenter Gebäudeautomationssysteme entwickelt, das als Grundlage zukünftiger Sensoren und Aktoren der nächsten Generation dient. Charakteristisches Merkmal bei diesem Plattformkonzept ist der besonders geringe Energiebedarf und gleichzeitig die besonders niedrige Versorgungsspannung. Diese Merkmale ermöglichen in Kombination mit dem Energieernten aus unterschiedlichen Quellen (Multi-Energy-Harvester) einen längeren Betrieb mit weniger Batteriezellen im Vergleich zu bestehenden Systemen.
      Leaders: Prof. Dr.-Ing. H. Blume, Prof. Dr.-Ing. B. Wicht, apl. Prof. Dr.-Ing. G. Payá Vayá
      Team: M.Sc. Moritz Weißbrich, M.Sc. Lars-Christian Kähler
      Year: 2019
      Sponsors: BMBF
      Lifespan: Oktober 2018 - März 2021

    Entwurfsraumexploration

    • EFdiS – Einsatz von Flug-SAR mit digitaler Schnittstelle
      Das Ziel dieses Forschungsvorhabens ist die Verarbeitung von FMCW Sensorsignalen. Als erster Schritt ist vorgesehen die analogen Daten bereits an Bord durch eine geeignete Erweiterungskarte zu digitalisieren und zu speichern. Im zweiten Schritt sollen die digitalisierten Daten an Bord prozessiert und damit in ein Luftbild überführt werden.
      Leaders: Prof. Dr.-Ing. H. Blume
      Team: Dipl.-Ing. M. Wielage
      Year: 2014
      Lifespan: Oktober 2012 - Dezember 2014
    • OPARO
      Bei der Entwicklung von integrierten, programmierbaren Schaltungen rückt zunehmend auch die Optimierung der Verlustleistung und der Temperaturverteilung in den Vordergrund. Diese können bisher aber nur durch sehr zeitaufwendige Simulationen bestimmt werden. Deshalb sollen präzise Modelle zur Bestimmung der Verlustleistung erarbeitet werden und zusammen mit der funtionalen Emulation auf FPGAs abgebildet werden. Durch die Beschleunigung der Verlustleistungsbestimmung und Temperaturverteilung können dann gezielt Optimierungen der Architektur und des Applikationscodes unter Berücksichtigung realer Eingangsdaten vorgenommen werden.
      Leaders: Prof. Dr.-Ing. H. Blume
      Team: Dipl.-Wirtsch.-Ing. Sebastian Hesselbarth
      Year: 2014
    • Digitale Videosignalverarbeitung für die Automatisierungstechnik in der Landwirtschaft
      Im Rahmen des Projekts werden die Algorithmen entwickelt, mögliche Hardwarearchitekturen exploriert, die finale Hardware-Plattform konzipiert und evaluiert, sowie das Gesamtsystem abschließend im Feldversuch getestet.
      Leaders: Prof. Dr.-Ing. H. Blume
      Team: J. Hartig, S. Gesper
      Year: 2019
      Lifespan: 2017-2019
    • Miniaturisierter Echtzeit SAR Prozessor
      Das Ziel dieses Projektes ist die echtzeitfähige Generierung und Kompression hochauflösender Luftbilder nach dem Prinzip des Synthetic Aperture Radar. Das SAR gehört zu der Klasse der abbildenden Radarsysteme und bietet gegenüber kamerabasierten elektro-optischen Sensoren eine von Witterung und Tageslicht annähernd unabhängige Einsatzfähigkeit. Moderne Sensoren erreichen hierbei Auflösungen von weniger als 10 cm bei Flughöhen von 10 km. Durch den Einsatz moderner FPGAs wird eine schritthaltende Bilddatengenerierung an Bord der Sensorplattform auch bei sehr großen Bilddimensionen ermöglicht.
      Leaders: Prof. Dr.-Ing. H. Blume
      Team: F. Cholewa, C. Fahnemann, N. Rother
      Year: 2020
      Lifespan: 2008-2020

    Fahrerassistenzsysteme

    • OpenFAS
      Im Rahmen des Projekts wird eine OpenCV-basierte Modulbibliothek für Echtzeit-Fahrerassistenzsysteme auf einer programmierbaren Multiprozessorarchitektur erarbeitet. Das Projekt wird in Kooperation mit der Firma videantis durchgeführt.
      Leaders: Prof. Dr.-Ing. Holger Blume
      Team: Dipl.-Ing. Christopher Bartels
      Year: 2012
      Sponsors: "Zentrales Innovationsprogramm Mittelstand" des Bundesministeriums für Wirtschaft und Technologie (BMWi)
      Lifespan: Juni 2012 - Oktober 2013
    • DESERVE - Development Platform for Safe and Efficient Drive
      DESERVE ist ein von der Europäischen Union und vom Bundesministerium für Bildung und Forschung im Rahmen der Technologieplattform ARTEMIS gefördertes Projekt. Ziel ist die Förderung und Entwicklung von Fahrassistenzsystemen, sogenannten Advanced Driver Assistance Systems (ADAS). Diese Systeme sollen den Fahrer bei der sicheren Steuerung eines Fahrzeugs unterstützen. Zu diesem Zweck wird die "DESERVE Plattform" entwickelt, die als Grundlage für zukünftige Entwicklungen von Fahrassistenzsystemen in Europa dienen soll.
      Leaders: Prof. Dr.-Ing. H. Blume, apl. Prof. Dr.-Ing. G. Payá Vayá
      Team: Florian Giesemann, Frank Meinl, Nico Mentzer
      Year: 2013
      Sponsors: Europäische Union, Bundesministerium für Bildung und Forschung
      Lifespan: September 2012 - August 2015
    • ASEV
      In diesem Teilvorhaben des vom BMBF geförderten Projektes "Automatische Situationseinschätzung für ereignisgesteuerte Videoüberwachung (ASEV)" wird eine Hardware-Architektur konzipiert, die die schritthaltende Umsetzung der SIFT (Scale Invariant Feature Transform) Merkmalsextraktion ermöglicht. Die SIFT-Merkmale werden zur robusten Objektidentifikation und -verfolgung in einer ereignisgesteuerten, kamerabasierten Überwachung des äußerst sicherheitskritischen Flughafenvorfeldes genutzt. Mit einem Demonstrator am Projektende ist die Leistungsfähigkeit der Architektur im realen Einsatz gezeigt worden.
      Leaders: Prof. Dr.-Ing. H. Blume, Jun.-Prof. Dr.-Ing. G. Payá-Vayá
      Team: Dipl.-Ing. Nico Mentzer
      Year: 2014
      Sponsors: Bundesministerium für Bildung und Forschung (BMBF)
      Lifespan: Mai 2010 - April 2013
    • Effiziente Hardwarearchitekturen zur schnellen Bildsequenzanalyse
      Umfassende Zuverlässigkeit von modernen Fahrerassistenzsystemen unter beliebigen Verkehrs-, Witterungs- und Lichtbedingungen stellt in der Praxis oft ein Problem dar. Da robustere Algorithmen sehr rechenintensiv sind, geht es in diesem Projekt um die Untersuchung heterogener Hardwarearchitekturen und Evaluierung neuer Mechanismen für komplexe Anwendungen im Bereich kamerabasierter Fahrerassistenz.
      Leaders: Prof. Dr.-Ing. H. Blume
      Team: Julian Hartig
      Year: 2014
      Sponsors: Hans L. Merkle Stiftung
      Lifespan: Februar 2014 - Februar 2017
    • mDAS - Echtzeit-Demonstrator für multicore-basierte Fahrassistenzsysteme
      Ziel dieses Projektes ist die Konzeptionierung und Implementierung eines echtzeitfähigen multicore-basierten Demonstrators für video-basierte Fahsassistenzalgorithmen. Dabei sollen unterschiedliche Performancemetriken dargestellt werden, um plattformspezifische Rechenleistungs- und Stromverbrauchsparameter zu vergleichen.
      Leaders: Prof. Dr.-Ing. Holger Blume
      Team: Dipl.-Ing. Jakob Arndt
      Year: 2014
      Sponsors: Siemens AG
      Lifespan: Februar 2014 - August 2014
    • ZIM Dream Chip Technologies GmbH
      Das Kooperationsprojekt des Instituts für Mikroelektronische Systeme mit der Fa. Dream Chip Technologies GmbH aus Garbsen wird im Rahmen des Zentralen Innovationsprogramms Mittelstand vom Bundesministerium für Wirtschaft und Energie gefördert. Ziel ist die Entwicklung eines Kamerasystems mit integrierten Verfahren zur hochqualitativen Echtzeit-Bewegungsanalyse im Bereich videobasierter Fahrerassistenzsysteme.
      Leaders: Prof. Dr.-Ing. H. Blume
      Team: Gregor Schewior, Nicolai Behmann
      Year: 2015
      Sponsors: Bundesministerium für Wirtschaft und Energie
      Lifespan: September 2015 - Dezember 2016
    • THINGS2DO - THIN but Great Silicon 2 Design Objects
      THINGS2DO ist ein von der Europäischen Union und vom Bundesministerium für Bildung und Forschung im Rahmen der Technologieplattform eniac gefördertes Projekt. Ziel ist die Förderung und Entwicklung der Fully Depleted Silicon On Insulator (FD-SOI) Halbleitertechnologie zur Fertigung energieeffizienter, hochintegrierter Schaltkreise. Die Leistungsfähigkeit der neuen Fertigungstechnologie wird durch in dieser Technologie gefertigte Chips für Advanced Driver Assistance Systems (ADAS) demonstriert.
      Leaders: Prof. Dr.-Ing. H. Blume
      Team: Gregor Schewior, Nicolai Behmann
      Year: 2016
      Sponsors: Europäische Union, Bundesministerium für Bildung und Forschung
      Lifespan: Februar 2016 - März 2018
    • Adaptive blendfreie HD-Scheinwerfer
      In diesem Projekt werden Signalverarbeitungsalgorithmen für hochauflösende Scheinwerfer entworfen und echtzeitfähig auf verschiedenen Hardwareplattformen implementiert.
      Leaders: Prof. Dr.-Ing. Holger Blume
      Team: Jens Schleusner, M.Sc.
      Year: 2017
      Lifespan: 2017-2019
    • Verlässliche Mobilität: Mobiler Mensch im Spannungsfeld zwischen Autonomie, Vernetzung und Security
      Die Mobilität der Zukunft basiert wesentlich auf dem hochautomatisierten Fahren und damit auf verlässlichen „Advanced Driver Assistance Systems“ (ADAS). Diese Fahrerassistenzsysteme benötigen eine zuverlässige Erfassung der Umwelt durch die Sensoren der Fahrzeuge, um die erforderliche Verlässlichkeit zu erreichen. Neben Radar- und Lidar-Sensoren verfügen moderne Fahrzeuge über eine Vielzahl von Kameras, die geometrische und semantische Informationen zur Umgebung bereitstellen. Diese verschiedenen Datenströme werden im Anschluss von Datenfusionsalgorithmen auf Fahrzeuginterner Hardware weiterverarbeitet. Zur Berechnung verlässlicher Ergebnisse muss das Gesamtsystem der Signalverarbeitung aus Hardware und Software verlässlich sein. Das Fachgebiet Architekturen und Systeme des IMS wird im Rahmen des Projektes „Mobiler Mensch“ zu diesen Teilaspekten eines Systems zur verlässlichen Datenverarbeitung forschen.
      Leaders: Prof. Dr.-Ing. Holger Blume
      Team: Jens Schleusner, M.Sc.
      Year: 2017
      Lifespan: 2017-2019
    • PARIS - PARallele Implementierungs-Strategien für das Hochautomatisierte Fahren
      In diesem Projekt steht das Systemdesign von Fahrerassistenzsystemen vom Szenrio bis hin zur Architektur im Fokus. Es werden sowohl neuartige selbstlernende und Sensorfusions-Algorithmen, als auch eine innovtive Prozessorarchitektur entwickelt. Darüber hinaus werden Entwicklungsschritte für eingebettete MPSoC-Applikationen, wie Architektur-Mapping und Simulationsmethoden, entwickelt.
      Leaders: Prof. Dr.-Ing. Holger Blume, Dipl.-Ing. Jakob Arndt
      Team: Dipl.-Ing. Jakob Arndt
      Year: 2017
      Sponsors: BMBF
      Lifespan: 04.2017 - 03.2020

    Biomedizintechnik

    • Echtzeitfähige Sonifikation komplexer Bewegungen
      Im Rahmen dieses Forschungsvorhabens aus dem Bereich der Medizintechnik werden am IMS mögliche Hardware-Plattformen für eine mobile Sonifikation (Klangliche Darstellung) von Bewegungsdaten untersucht. Diese sollen später in der medizinischen Rehabilitation nach einem Schlaganfall eingesetzt werden. Durch das Gerät soll in Zukunft eine Verkürzung der Rehabilitationsdauer zum Wiedererlernen von Bewegungsmustern erzielt werden. Besonders Relevante technische Parameter für eine mobile Hardware-Plattform sind dabei das Gewicht, die Akkulaufzeit und ausreichende Rechenleistung.
      Leaders: Prof. Dr.-Ing. Blume
      Team: Dipl.-Ing. (FH) H.-P. Brückner
      Year: 2013
      Sponsors: Europäischer Fonds für regionale Entwicklung (EFRE)
      Lifespan: Februar 2011 - Juni 2013
    • BIOFABRICATION for NIFE
      BIOFABRICATION for NIFE ist ein interdisziplinärer Forschungsverbund der Medizinischen Hochschule Hannover, der Leibniz Universität Hannover und der Hochschule für Musik, Theater und Medien Hannover, der von der VolkswagenStiftung und dem Land Niedersachsen gefördert wird.
      Leaders: Prof. Dr.-Ing. Blume
      Team: M.Sc. Nils Stanislawski
      Year: 2014
      Sponsors: VolkswagenStiftung und Land Niedersachsen
      Lifespan: Mai 2013 - Juni 2018
    • Hearing4All
      Das Verbundprojekt Hearing4all an dem das IMS-AS in mehreren Teilprojekten beteiligt ist, ist eines der Exzellenzcluster-Projekte des Bundes. Im Rahmen dieses interdisziplinären Projektes wird das IMS-AS hochperformante und verlustleistungsoptimierte Prozessorarchitekturen für elektronische Hörsysteme wie Cochlea-Implantate oder Hörgeräte erarbeiten.
      Leaders: Prof. Dr.-Ing. H. Blume, Jun.-Prof. Dr.-Ing. G. Payá-Vayá
      Team: M.Sc. C. Seifert, Dipl.-Ing. L. Gerlach
      Year: 2015
      Lifespan: November 2012 - Dezember 2018
    • Optogenetik
      Im Rahmen dieser Kooperation mit dem Institut für Technische Chemie und dem Institut für Quantenoptik der Leibniz Universität Hannover werden Methoden untersucht, das Verhalten von intra-zellulären Prozessen von Außen mit Licht zu steuern. Mit Hilfe von Optogenetik können auch typischerweise lichtunempfindlichen Zellen gezielt verändert werden, um auf Lichtbeeinflussung zu reagieren. Aufgrund der gemeinsamen Vorerfahrungen zwischen den Projektpartnern sind insbesondere auch optogenetische Fragestellungen im Kontext von Tissue Engineering interessant.
      Leaders: Prof. Dr.-Ing. Holger Blume
      Team: Marc-Nils Wahalla, Dipl.-Ing.
      Year: 2016
    • Efficient Real-time Processing of EEG-Signals
      Ein Brain-Computer-Interface (BCI) ist ein System, welches auf Basis von Messungen der Aktivität des Zentralnervensystems Signale zur Ansteuerung eines artifiziellen Systems erzeugt, um beispielsweise bestimmte Aufgaben des menschlichen Handelns zu ersetzen, verbessern oder ergänzen. Moderne BCIs basieren häufig auf der Dekodierung beziehungsweise Interpretation von EEG-Signalen, da entsprechende Systeme sowohl nicht-invasiv als auch kostengünstig verfügbar sind. Diese Sensoren erfassen eine Vielzahl unabhängiger, überlagerter Signale, die eine direkte Verwendung zur Ansteuerung eines digitalen Systems erschweren. Daher sind für jede Anwendung und entsprechende Anwendungsumgebungen speziell entwickelte und angepasste Algorithmen erforderlich. Im Rahmen dieses Projektes werden daher Methoden zur effizienten Echtzeitverarbeitung von EEG-Signalen untersucht. Das Institut für Mikroelektronische Systeme entwickelt hierfür ein Komplettsystem aus dedizierter, konfigurierbarer Hardware in Kombination mit einem speziell für die Verarbeitung von EEG-Signalen angepassten Signalverarbeitungs-Framework.
      Leaders: Prof. Dr.-Ing. Holger Blume, Jun.-Prof. Dr.-Ing. G. Payá-Vayá
      Team: Marc-Nils Wahalla, Dipl.-Ing.
      Year: 2017
    • ZIM D-Sense - Entwicklung eines Testsystems zur Diagnostik sensomotorischer Regulationsfähigkeit für Sportler
      Ziel des Projektes ist die Entwicklung eines mobilen Diagnose-Systems zur Beurteilung der sensomotorischen Regulationsfähigkeit von Sportlern. Zu diesem Zweck soll ein System entwickelt werden, welches aus mehreren Messmodulen besteht und mit dem ein Sportler bzw. Trainer in der Lage ist, funktionelle Tests schnell und präzise durchzuführen. Dazu sollen die Messmodule je nach gewünschtem Test am und/oder außerhalb des Körpers des Sportlers positioniert werden. Je nach Test kommen unterschiedliche Entscheidungsalgorithmen zur Klassifikation und Auswertung zum Einsatz. Eine hinterlegte Datenbank ermöglicht dem Anwender die Interpretation der Testergebnisse und liefert Kennwerte im Sinne einer Risikoabschätzung für Verletzungen.
      Leaders: Prof. Dr.-Ing. H. Blume
      Team: M.Sc. Fritz Webering
      Year: 2017
      Sponsors: „Zentrales Innovationsprogramm Mittelstand“ des Bundesministeriums für Wirtschaft und Energie (BMWi)
      Lifespan: 2017-2019
    • Smart Hearing Aid Processor (Smart HeaP)
      Im Projekt Smart Hearing Aid Processor (Smart HeaP) wird ein neuartiger Hörgeräteprozessor konzipiert, entwickelt und gebaut, der sich trotz seiner einfachen Programmierbarkeit und der drahtlosen Bluetooth-Schnittstelle durch eine geringe Leistungsaufnahme und hohe Rechenleistung auszeichnet.
      Leaders: Prof. Dr.-Ing. H. Blume, apl. Prof. Dr.-Ing. G. Payá Vayá
      Team: Dipl.-Ing. L. Gerlach, M.Sc. J. Karrenbauer
      Year: 2018
      Sponsors: BMBF
      Lifespan: April 2018 - April 2021
    • D-Sense-DL
      Im bereits abgeschlossenen biomedizintechnischen Kooperationsprojekt "D-Sense" wurde ein mobiles Diagnose-System zur Beurteilung der sensomotorischen Regulationsfähigkeit von Sportlern entwickelt. Dieses System aus mehreren Inertialsensoren und speziell entwickelten Algorithmen erlaubt es, verschiedene sensomotorische Testverfahren ohne Anleitung durch einen geschulten Tester selbst durchzuführen. Ziel des aktuell genehmigten Folgeprojekts D-Sense-DL ist es, im Vorfeld der Markteinführung die Validität dieses Systems im Vergleich zu klassischen Messmethoden derselben Testverfahren zu untersuchen. Hierzu wird eine erweiterte Probandenstudie mit einem im Vergleich zum letzten Projekt noch weiter verbesserten Testsystem durchgeführt.
      Leaders: Prof. Dr.-Ing. H. Blume
      Team: M.Sc. Fritz Webering
      Year: 2020

    Systementwurf

    • GEBO - Hochtemperaturelektronik
      In diesem Projekt wird der Entwurf von Mixed-Signal-Schaltungen zur Signalverarbeitung unter Hochtemperaturbedingungen erforscht. Dazu werden sowohl geeignete Schaltungstechnologien zur analogen Ansteuerung von Sensoren als auch Architekturen zur digitalen Signalverarbeitung untersucht, die an die Anforderungen von Hochtemperaturtechnologien angepasst sind.
      Leaders: Prof. Dr.-Ing. H. Blume
      Team: Dipl.-Ing. Rochus Nowosielski
      Year: 2014
      Lifespan: 2009-2011
    • Efficient Real-time Processing of EEG-Signals
      Ein Brain-Computer-Interface (BCI) ist ein System, welches auf Basis von Messungen der Aktivität des Zentralnervensystems Signale zur Ansteuerung eines artifiziellen Systems erzeugt, um beispielsweise bestimmte Aufgaben des menschlichen Handelns zu ersetzen, verbessern oder ergänzen. Moderne BCIs basieren häufig auf der Dekodierung beziehungsweise Interpretation von EEG-Signalen, da entsprechende Systeme sowohl nicht-invasiv als auch kostengünstig verfügbar sind. Diese Sensoren erfassen eine Vielzahl unabhängiger, überlagerter Signale, die eine direkte Verwendung zur Ansteuerung eines digitalen Systems erschweren. Daher sind für jede Anwendung und entsprechende Anwendungsumgebungen speziell entwickelte und angepasste Algorithmen erforderlich. Im Rahmen dieses Projektes werden daher Methoden zur effizienten Echtzeitverarbeitung von EEG-Signalen untersucht. Das Institut für Mikroelektronische Systeme entwickelt hierfür ein Komplettsystem aus dedizierter, konfigurierbarer Hardware in Kombination mit einem speziell für die Verarbeitung von EEG-Signalen angepassten Signalverarbeitungs-Framework.
      Leaders: Prof. Dr.-Ing. Holger Blume, Jun.-Prof. Dr.-Ing. G. Payá-Vayá
      Team: Marc-Nils Wahalla, Dipl.-Ing.
      Year: 2017
    • ZIM D-Sense - Entwicklung eines Testsystems zur Diagnostik sensomotorischer Regulationsfähigkeit für Sportler
      Ziel des Projektes ist die Entwicklung eines mobilen Diagnose-Systems zur Beurteilung der sensomotorischen Regulationsfähigkeit von Sportlern. Zu diesem Zweck soll ein System entwickelt werden, welches aus mehreren Messmodulen besteht und mit dem ein Sportler bzw. Trainer in der Lage ist, funktionelle Tests schnell und präzise durchzuführen. Dazu sollen die Messmodule je nach gewünschtem Test am und/oder außerhalb des Körpers des Sportlers positioniert werden. Je nach Test kommen unterschiedliche Entscheidungsalgorithmen zur Klassifikation und Auswertung zum Einsatz. Eine hinterlegte Datenbank ermöglicht dem Anwender die Interpretation der Testergebnisse und liefert Kennwerte im Sinne einer Risikoabschätzung für Verletzungen.
      Leaders: Prof. Dr.-Ing. H. Blume
      Team: M.Sc. Fritz Webering
      Year: 2017
      Sponsors: „Zentrales Innovationsprogramm Mittelstand“ des Bundesministeriums für Wirtschaft und Energie (BMWi)
      Lifespan: 2017-2019
    • ZuSE-KI-mobil
      Für Zukunftsaufgaben wie das autonome Fahren oder Industrie 4.0 müssen immer größere Mengen an Daten von einer steigenden Anzahl von Sensoren mit Hilfe komplexer Algorithmen und künstlicher Intelligenz (KI) in kürzester Zeit analysiert werden. Die entsprechenden Prozessoren müssen aber nicht nur bei der Rechenleistung, sondern auch hinsichtlich Energieeffizienz, Zuverlässigkeit, Robustheit und Sicherheit hohe Anforderungen erfüllen, die über aktuelle Möglichkeiten weit hinausgehen. Die ZuSE-Projekte des BMBF sollen den dringenden Bedarf der Anwenderbranchen an zukunftsfähigen, vertrauenswürdigen Prozessoren decken, die auf ihre spezifischen Aufgaben zugeschnitten und hoch performant sind. Ziel des Vorhabens ist die Entwicklung einer Prozessorplattform für die Entwicklung hoch performanter Elektronik für rechenintensive KI-Anwendungen. Als Kernkomponente wird ein KI-Beschleuniger mit einer flexiblen, erweiterbaren und skalierbaren System-on-Chip –Architektur (SoC) entwickelt. Um einen niedrigen Energieverbrauch zu erreichen, wird der Beschleuniger für KI-Algorithmen im Bereich des autonomen Fahrens optimiert und in der energieeffizienten 22-nm-FDX-Halbleitertechnologie gefertigt. Darüber hinaus wird ein Ökosystem aufgebaut, das ein Entwicklungssystem sowie ein deutsches Partnernetzwerk mit Know-how im KI-Hardware-Entwurf vereint. Die Flexibilität und Skalierbarkeit der Leistungsdaten der Prozessorplattform wird anhand von Demonstratoren verifiziert. Der rechenstarke KI-Beschleuniger, die flexible und skalierbare SoC-Architektur sowie das Ökosystem bilden eine Plattform für die kostengünstige Entwicklung anwendungsspezifischer KI-Hardware in Deutschland und sind für zukünftige Innovationen breit einsetzbar.
      Leaders: Prof. Dr.-Ing. Holger Blume
      Team: Nicolai Behmann, M.Sc.
      Year: 2020
      Sponsors: BMBF
      Lifespan: Mai 2020 - April 2023

    Rekonfigurierbare Architekturen

    • Schaltungsentwurf und physikalisches Design für eine neuartige FPGA-Architektur
      Untersuchung und Validierung der Machbarkeit und der erzielbaren Leistung eines neuartigen Field Programmable Gate Array (FPGA).
      Leaders: Prof. Dr.-Ing. H. Blume, apl. Prof. Dr.-Ing. G. Payá Vayá
      Team: B. Bredthauer, C. Spindeldreier
      Year: 2013
      Sponsors: Bundesministerium für Bildung und Forschung
      Lifespan: Mai 2013 - Juli 2014
    • TUKUTURI
      In dem TUKUTURI-Projekt wird die VHDL-Beschreibung einer für ASIC-Synthese optimierten soft core Prozessorarchitektur auf FPGAs übertragen und die Eignung spezieller Funktionseinheiten für spezifische Anwendungen hinsichtlich Performanz und Flächenbedarf untersucht.
      Leaders: Jun.-Prof. Dr.-Ing. G. Payá-Vayá
      Team: M. Sc. Florian Giesemann
      Year: 2014
      Sponsors: Wege in die Forschung II
      Lifespan: November 2011 - April 2013