Institut für Mikroelektronische Systeme Studium Studien- & Abschlussarbeiten Abgeschlossene Arbeiten
Analyse und Verminderung der Fehlerempfindlichkeit einer Hochtemperatur-Prozessorarchitektur

Analyse und Verminderung der Fehlerempfindlichkeit einer Hochtemperatur-Prozessorarchitektur

Student/in:  Stephan Bieband
Jahr:  2014
Datum:  31-08-14
Laufzeit:  01.01.2014-31.08.2014
Ist abgeschlossen:  ja

 

Am Fachgebiet „Architekturen und Systeme“ des Instituts für Mikroelektronische Systeme werden VLSI-Architekturen für Algorithmen der digitalen Signalverarbeitung konzipiert und implementiert. Ein Forschungsschwerpunkt des Instituts liegt im Bereich der Signalverarbeitung in der Tiefbohrtechnik und den damit verbundenen besonderen Anforderungen an die Temperaturfestigkeit der integrierten Bohrkopfelektronik bei 300 °C.

Bei diesen Umgebungstemperaturen können integrierte Schaltungen basierend auf herkömmlichen Si-bulk-Technologien, wie sie derzeit in der Unterhaltungselektronik oder dem Automotive-Bereich Verwendung finden, nicht eingesetzt werden. Daher existieren für Temperaturen jenseits von 180 °C angepasste Silicon-On-Insulator (SOI) Technologien. Doch auch bei diesen Technologien wird mit zunehmender Umgebungstemperatur in Folge hoher Leckströme die Steuerbarkeit einzelner Transistoren um Größenordnungen reduziert, wodurch die Wahrscheinlichkeit für transiente Fehler zunimmt. Darüber hinaus ist mit steigender Temperatur eine beschleunigte Alterung der Schaltung sowie erhöhte Elektromigration zu beobachten, sodass die Wahrscheinlichkeit für permanente Fehler ebenfalls steigt. Neben der extremen Temperatur ist die Bohrkopfelektronik auch hochenergetischer Strahlung ausgesetzt, wenn Erdschichten mit einer erhöhten Konzentration an radioaktiven Isotopen durchbohrt werden. Obwohl das aktive Transistorgebiet in SOI-Technologien deutlich reduziert gegenüber Si-bulk-Technologien ist, erhöht diese Einstrahlung die Anzahl transienter Fehler in der Bohrkopfelektronik zusätzlich.

Um die Fehlertoleranz der Bohrkopfelektronik zu untersuchen, soll im Rahmen dieser Arbeit eine bestehende 8-bit CISC-Architektur auf ihre Fehlertoleranz hin untersucht und verbessert werden.