-
Design and Implementation of a 48V-1V Point-of-Load DCDC Converter for High-Performance ComputingZiel der Arbeit ist der Entwurf eines 48V-1V DC-DC Wandlers für Datacenter Anwendungen mit einem maximalen Ausgangsstrom von 100 A. Hierbei soll die Topologie nach einer ausführlichen Literaturrecherche auf die Anwendung zugeschnitten synthetisiert werden. Der Wandler soll als PCB designt, aufgebaut und vermessen werden.Betreuung: Joseph WinklerStudent/in:Jahr: 2025Laufzeit: 02.06.2025 - 02.12.2025
-
Feedback Amplifier Design for Monolithic GaN Power ConvertersZiel dieser Arbeit ist es, eine Verstärkerschaltung zu entwerfen, die in der Rückkopplungsschleife von Leistungswandlern eingesetzt werden kann. Dabei werden die erforderlichen Spezifikationen für verschiedene Wandlertypen, von spannungsmodellgesteuerten Abwärtswandlern bis hin zu Boost-PFC-Gleichrichtern, untersucht. Die Schaltungen werden in einer 650-V-GaN-on-SOI-Technologie entworfen, die fortschrittliche aktive Lastschaltungen implementiert, die das Fehlen von p-Typ-Bauelementen in der GaN-Technologie berücksichtigen.Betreuung: Niklas DenekeStudent/in:Jahr: 2025Laufzeit: 17.06.2025 - 17.12.2025
-
Entwurf und Optimierung Isolierter Low-Voltage-Levelshifter für Flächen- und Energieeffizienten Betrieb bei 400 MHz in 55 nm TechnologieFortschrittliche integrierte Switched-Capacitor-Wandler nutzen zunehmend Multiphasing, bei dem mehrere kompakte Wandlerstufen parallel betrieben werden. Während Leistungsschalter und Kapazitäten proportional zu ihrer Fläche skalieren, gilt dies für Hilfsschaltungen wie Sensing, Logik und Levelshifter nicht. In dieser Arbeit werden verschiedene Levelshifter-Konzepte für die genannte Anwendung untersucht und hinsichtlich Flächen- sowie Energieeffizienz optimiert. Dazu werden eine umfassende Literaturrecherche, eine theoretische Analyse der relevanten Spezifikationen, sowie die Implementierung von Schaltungen und deren Layout durchgeführt.Betreuung: Jens OttenStudent/in:Jahr: 2025Laufzeit: 01.08.2025 - 01.02.2026
-
Entwurf einer integrierten Hochspannungs-Energiespeicherschaltung als eigenständige Versorgung für eine 60-V-LeistungsstufeZiel der Arbeit ist es die High-Side Versorgung einer 60 V Leistungsstufe zu entwickeln, welche keine externen Buffer Kapazitäten mehr benötigt. Der Schwerpunkt der Arbeit liegt insbesondere darauf auch den Einfluss der Versorgungsspannung auf analoge Signale, welche für die Regelung benötigt werden, zu reduzieren und die Anzahl der Pads des Chips insgesamt zu verringern.Betreuung: Dietmar SpigerStudent/in:Jahr: 2025Laufzeit: 02.05.2025 - 02.11.2025
-
Implementierung und Evaluation eines dezentralisierten Prozessorsystems auf mehreren FPGAsDas Ziel dieser Arbeit besteht darin, ein bestehendes System auf zwei FPGAs aufzuteilen und über das am IMS entwickelte STAB-Protokoll zu koppeln. Dabei kommt das Brückenprotokoll zusammen mit einem AURORA-Core zum Einsatz, um zwei AXI-Netze über Hochfrequenz-Konnektoren transparent zu verbinden. Ergänzend wird ein SPI-Core zur Ansteuerung des zweiten FPGAs sowie ein Konzept für die Datenübertragung auf das System entwickelt. Die Umsetzung wird anhand eines Demonstrators getestet und evaluiert.Betreuung: Till Fiedler, M.Sc.Jahr: 2025Laufzeit: 28.01.2026
-
Analyse und Implementierung von Hazard-Reduktion im HOT-RISC-VDer HOT-RISC-V ist ein bei uns entwickelter Prozessor, der speziell für den Einsatz in extremen Hochtemperatur-Umgebungen ausgelegt ist. Damit er unter diesen Bedingungen nicht nur zuverlässig, sondern auch besonders effizient arbeitet, befassen wir uns aktuell mit der Analyse und Implementierung von Verfahren zur Hazard-Reduktion. Im Mittelpunkt steht dabei die Untersuchung von Forwarding-Mechanismen in der Pipeline-Architektur. Ziel ist es herauszufinden, wie sich Datenkonflikte schneller auflösen lassen, ohne die Taktfrequenz oder Energieeffizienz zu gefährden. So wollen wir klären, welche Formen von Forwarding – innerhalb einer Recheneinheit oder zwischen verschiedenen Einheiten – im HOT-RISC-V am meisten zur Leistungssteigerung beitragen.Betreuung: Malte HawichJahr: 2025Laufzeit: 04.2026
-
Implementierung und Vergleich von Radarvorverarbeitungsalgorithmen für das autonome FahrenZiel dieser Arbeit ist es, unterschiedliche Vorverarbeitungsalgorithmen für Radardaten von den Rohdaten zur Punktwolke zu implementieren und zu vergleichen. Hierfür wird ein Datensatz aus LiDAR und Radardaten mit Hilfe der Versuchsplattform Husky aufgenommen. Implementiert werden klassische und KI-basierte Verfahren. Evaluiert wird hinsichtlich der Punktwolkengenauigkeit sowie des Rechenaufwands.Betreuung: Sousa WeddigeStudent/in:Jahr: 2025Laufzeit: 14.11.2025
-
Quantisierungsmethoden zur effizienten Inferenz von neuronalen Netzen auf HardwareplattformenZiel dieser Arbeit ist es, zwei Ansätze zur Quantisierung von neuronalen Netzen für die Inferenz auf dedizierter Hardware namens Post Training Quantisierung und Quantization Aware Training zu implementieren und zu vergleichen. Die Evaluation findet hinsichtlich des Rechenaufwands, der Genauigkeit und der Laufzeit anhand eines neuronalen Netzes statt. Außerdem wird die Verwendbarkeit der Ergebnisse für eingebettete KI-Systeme wie den ZuSE-KI-mobil Chip analysiert.Betreuung: Sousa WeddigeStudent/in:Jahr: 2025Laufzeit: 14.11.2025
-
Design and Optimization of High-Power-Density Coupled-Inductor Point-of-Load Converters for Vertical Power Delivery in Data CentersDer zunehmende Einsatz großer KI-Modelle führt zu einem stark wachsenden Energiebedarf in Rechenzentren. Insbesondere die Ströme an den GPU- und CPU-Lasten steigen rapide an. Durch eine vertikale Stromversorgung wird die letzte DC-DC-Wandlungsstufe, die Spannungen unter 1 V bereitstellt, näher an die Last verlagert, wodurch die Leitungsverluste reduziert werden. Diese DC-DC-Stufe muss nicht nur eine hohe Stromdichte von über 3 A/mm² erreichen, sondern auch eine geringe Bauhöhe von unter 2 mm aufweisen. Um dies mit einem Mehrphasen-Buck-Wandler zu realisieren, kann die Schaltfrequenz erhöht werden, was kleinere passive Bauelemente und eine Integration des gesamten Wandlers im Gehäuse ermöglicht – einschließlich Ein- und Ausgangsentkopplung, gekoppelter Induktivitäten und Leistungsstufen-IC. Ein vertikaler Energiefluss wird durch die 3D-Gehäuseintegration aller Komponenten ermöglicht. Diese Arbeit konzentriert sich auf die Entwicklung eines Systemmodells sowie auf die Optimierung der Effizienz und Leistungsdichte dieser Lösung.Betreuung: Jens OttenStudent/in:Jahr: 2025Laufzeit: 30.10.2025 - 30.04.2026
-
Exploration and Design of Input Current Switched Capacitor DC-DC Converters for Point-of-Load Data Center Power DeliveryModerne Rechenzentren erfordern hocheffiziente und kompakte DC-DC-Wandler, die die für Prozessoren notwendigen hohen Ströme bei Ausgangsspannungen unter 1 V zuverlässig bereitstellen können. Ein vielversprechender Lösungsansatz ist eine zweistufige Architektur, bei der ein induktiver Wandler als erste Stufe und ein kapazitiver Schaltwandler (Switched-Capacitor, SC) als zweite Stufe eingesetzt wird. Diese umgekehrte Reihenfolge reduziert das benötigte Induktivitätsvolumen, verbessert das dynamische Regelverhalten und ermöglicht eine besonders effiziente, schnelle Spannungsregelung. Ziel der Arbeit ist die Entwicklung eines entsprechenden DC-DC-Wandlerkonzepts sowie dessen Umsetzung als PCB-Prototyp. Ein besonderer Schwerpunkt liegt auf der Analyse des SC-Wandlers, der nicht wie üblich eine Eingangsspannung, sondern einen Eingangsstrom verarbeitet.Betreuung: Jens OttenStudent/in:Jahr: 2025Laufzeit: 07.11.2025 - 07.05.2026
Letzte Änderung: 04.12.24
