Emulation und Evaluation einer 8-bit RISC-Architektur mit anschließender Synthese in einer Hochtemperatur-SOI Technologie

Am Fachgebiet „Architekturen und Systeme“ des Instituts für Mikroelektronische Systeme werden VLSI-Architekturen für Algorithmen der digitalen Signalverarbeitung konzipiert und implementiert. Ein Forschungsschwerpunkt des Instituts liegt im Bereich der Signalverarbeitung in der Tiefbohrtechnik und den damit verbundenen besonderen Anforderungen an die Temperaturfestigkeit der integrierten Elektronik bei 250 °C. Bei diesen Umgebungstemperaturen können integrierte Schaltungen basierend auf herkömmlichen Si-bulk-Technologien, wie sie derzeit in der Unterhaltungselektronik oder dem Automotive-Bereich Verwendung finden, nicht eingesetzt werden. Daher existieren für Temperaturen jenseits von 180 °C angepasste Silicon-On-Insulator (SOI) Technologien. Die derzeitige Strukturgröße dieser Technologien liegt im Bereich von 0,8 μm bis 1,0 μm und schränkt damit die Integrationsdichte für digitale Schaltungen deutlich ein. Zusammen mit der signifikanten Degradation der Schaltgeschwindigkeit insbesondere bei hohen Temperaturen ergeben sich harte Anforderungen für die Umsetzung echtzeitfähiger Signalverarbeitungsalgorithmen.Derzeit existiert am Institut die Realisierung einer geeigneten Mikroprozessor-Architektur basierend auf einem 8-bit CISC Prozessor und zusätzlichen Beschleunigereinheiten für arithmetische Operationen. Im Rahmen dieser Arbeit soll eine Mikroprozessor-Lösung basierend auf einem 8-bit RISC-Prozessor mit der bestehenden Lösung verglichen werden. Daher besteht die Aufgabe zunächst darin, einen vorgegebenen AVR8-Prozessorkern in eine bestehende FPGA-basierte Emulationsumgebung zu integrieren und um periphere Funktionsblöcke zur periodischen Sensorwerterfassung und Datenkommunikation zu erweitern. Darüber hinaus sollen auch die vorhandenen arithmetischen Beschleunigereinheiten integriert werden. Zur Evaluation der Architektur soll das bestehende in-System-Debugging an die neue Architektur angepasst werden, sodass ein Lesen und Schreiben der Speicherbereiche, Auslesen der Registerinhalte und das Setzen und Löschen von Breakpoints unterstützt wird. Anschließend soll mit Hilfe typischer Algorithmen aus dem Bereich der Bohrtechnik die Funktionsfähigkeit der erarbeiten Lösung demonstriert werden. Zur Bewertung der RISC-basierten Architektur soll in der Emulationsumgebung ein geeignetes Benchmarking durchgeführt werden, um die Recheneffizienz und Codegröße gegenüber der CISC-Architektur zu vergleichen. Zur Bewertung der Rechenleistung und des Flächenbedarfs ist die Architektur darüber hinaus in der Hochtemperaturtechnologie FhG H10 zu synthetisieren.