Entwurf und Integration von Hardware Schedulern einer n-stufigen Pipeline für einen RISC-V Prozessor in einer Hochtemperaturumgebung