Institut für Mikroelektronische Systeme Studium Studien- & Abschlussarbeiten Abgeschlossene Arbeiten
Konzeption und Evaluation einer generischen, dedizierten Hardware-Architektur zur Erzeugung von Multiskalen-Bildern

Konzeption und Evaluation einer generischen, dedizierten Hardware-Architektur zur Erzeugung von Multiskalen-Bildern

Jahr:  2012
Datum:  01-11-12
Laufzeit:  01.11.2012
Ist abgeschlossen:  ja

Im Rahmen mehrerer Forschungsvorhaben in Kooperation mit namhaften Industriepartnern werden am Fachgebiet „Architekturen und Systeme" dedizierte und programmierbare Architekturen für rechenintensive und echtzeitfähige Bildinterpretationsaufgaben wie z.B. die automatische Gefahrenerkennung untersucht. Dabei ist es häufig notwendig, das Eingangsbild in mehreren Auflösungs- bzw. Skalierungsstufen bereit zu halten. Somit erreicht man, dass die Suche nach einem bestimmten Objekt in einer Bildszene weitgehend unabhängig von der Größe des gesuchten Objektes ist. Im adressierten Anwendungsfall wird dieses Verfahren zur Extraktion von SIFT-Merkmalen (SIFT = Scale Invariant Feature Transform) zur Objektverfolgung und in der Fußgängererkennung eingesetzt. Die Generierung einer Multiskalenrepräsentation aus einem Eingangsbild erfolgt dabei durch wiederholte Tiefpassfilterung mit unterschiedlich ausgedehnten Filter-Kernen. Im Rahmen der Arbeit soll eine Hardware-Architektur zur Erzeugung der Multiskalenrepräsentation konzeptioniert und anschließend in VHDL implementiert werden. Die angestrebte Hardware-Architektur soll dabei generisch gehalten werden, um sie in unterschiedlichen Anwendungen, aktuell SIFT-Merkmalsextraktion und Fußgängererkennung, nutzen zu können. Die Anpassbarkeit der Architektur bezieht sich dabei sowohl auf die Parameter der Multiskalenrepräsentation (z. B. Anzahl der Skalen und Oktaven) als auch auf die geeignete Organisation der Ausgangsbilddaten, um in nachfolgenden Bildverarbeitungsschritten möglichst effizient auf die Bilddaten zugreifen zu können und somit den Speicherzugriff zu optimieren. Abschließend ist die Hardware-Architektur hinsichtlich des erzielbaren Datendurchsatzes sowie des FPGA-Ressourcen-Bedarfs zu evaluieren. Die Funktionsfähigkeit der Implementierung ist durch Simulation und Emulation auf einem FPGA nachzuweisen.