Modellierung und Optimierung von Power/Ground Netzwerken im 3D-Floorplanning.

Die immer kleiner werdenden Strukturgrößen von integrierten Schaltungen (ICs) führen zu einer Erhöhung der Komplexität und Leistungsfähigkeit der ICs. Der Nachteil der Miniaturisierung sind die bei der Fertigung auftretenden Streuungseffekte, die einen stärkeren negativen Einfluss auf den Yield und somit auf die Kosten eines ICs ausüben. Der Schritt von einem Techno-logieknoten zum nächsten erfordert immer höhere Investitionen, weshalb Alternativen zur bisher üblichen Miniaturisierung von zwei-dimensional integrierten Schaltungen an Attraktivität gewinnen. Vor allem 3D-ICs, bei denen mehrere Ebenen von aktiven Komponenten übereinander gefertigt werden, was zur Reduktion der Verdrahtungslänge (Erhöhung der Leistungsfä-higkeit) führt, rücken in der Industrie und in der Forschung in den Fokus.Am Institut für Mikroelektronische Systeme werden Verfahren für das Platzieren von Makroblöcken (Floorplanning) in drei-dimensional integrierten Schaltungen entworfen. Verschiedene Datenstrukturen und Algorithmen werden hierfür untersucht und erweitert. Ziel ist es, eine möglichst kostengünstige Anordnung der Makroblöcke unter Berücksichtigung einer Menge gegebener Randbedingungen zu erreichen. Ein zunehmend wichtiger Faktor, der beim Floorplanning verstärkt in den Fokus rückt, sind die Versorgungsleitungen des ICs (Power/Ground Netzwerke). Es gilt diese bereits auf der Abstraktionsebene des Floorplans zu modellieren und deren Platzierung und Dimensionierung zu optimieren. Im Rahmen dieser Studienarbeit soll ein ausreichend gutes Modell der Power/Ground Netzwerke ausgewählt beziehungsweise aufgestellt und aufbauend auf diesem Modell, ein Optimie-rungsverfahren entwickelt werden. Die Implementierung soll in C++ erfolgen. Abschließend soll eine Bewertung des Modells und des Optimierungs-algorithmus hinsichtlich ihrer Leistungsfähigkeit vorgenommen und eine Aussage über deren grundsätzliche Eignung getroffen werden.