Logo Leibniz Universität Hannover
Logo: Institut für Mikroelektronische Systeme
Logo Leibniz Universität Hannover
Logo: Institut für Mikroelektronische Systeme
  • Zielgruppen
  • Suche
 

Studien- und Abschlussarbeiten

Das Institut für Mikroelektronische Systeme hat ein breitgefächertes Angebot an Studien-/Bachelorarbeiten, Diplom-/Masterarbeiten und Hiwitätigkeiten. Ein Blick in die Liste der aktuellen Angebote verschafft einen ersten Überblick.

Weitere Angebote

Zusätzlich zu den ausgeschriebenen Angeboten besteht häufig die Möglichkeit, weitere Themen zu finden, die sich aus den zahlreichen Forschungsaktivitäten ergeben, jedoch (noch) nicht ihren Weg in die Liste der Angebote gefunden haben. Studierenden, die Interesse daran haben, im IMS eine Studien-/Bachelorarbeit oder Diplom-/Masterarbeit anzufertigen, wird empfohlen, sich unsere Forschungsseiten anzusehen und mit den verantwortlichen Mitarbeitern Kontakt aufzunehmen.

Angebote


Bachelor-/Studienarbeit

Charakterisierung des Operationsverhaltens dedizierter FPGA-DSP-Blöcke unter stochastischen Betriebsbedingungen

Bild Charakterisierung des Operationsverhaltens dedizierter FPGA-DSP-Blöcke unter stochastischen Betriebsbedingungen

Betreuer:

Moritz Weißbrich

Kurzbeschreibung:

Um die Performance zur Echtzeitausführung von Computer-Vision-Anwendungen bei gleichzeitig geringem Energiebedarf bereitzustellen, werden applikationsspezifische Prozessoren und dedizierte Hardware-Blöcke eingesetzt. In dieser Arbeit soll das Fehlerverhalten der Multiplizierer in den dedizierten DSP-Blöcken eines FPGA-Bausteins untersucht und durch ein Fehlermodell charakterisiert werden, sobald stochastische Betriebsbedingungen durch Übertaktung vorliegen.

 

details

 

Optimierung und Parallelisierung eines Algorithmus zur Tiefenschätzung auf eine massiv parallele Vektor-Prozessorplattform

Bild Optimierung und Parallelisierung eines Algorithmus zur Tiefenschätzung auf eine massiv parallele Vektor-Prozessorplattform

Betreuer:

Stephan Nolting
Guillermo Payá Vayá

Kurzbeschreibung:

Abbildung des SGM-Algorithmus zur Stereokamera-basierten Tiefenschätzung auf die VPRO SIMD-Vektor-Prozessorarchitektur.

 

details

 

Implementierung und vergleichende Evaluation von Deep Convolutional Neural Networks auf applikationsspezifischen Hardwarearchitekturen

Bild Implementierung und vergleichende Evaluation von Deep Convolutional Neural Networks auf applikationsspezifischen Hardwarearchitekturen

Betreuer:

Nicolai Behmann

Kurzbeschreibung:

In einer Bachelor- oder Masterarbeit sollen unterschiedliche Architekturen tiefer Neuronaler Netze zur Klassifikation von Pixeln, Objekten oder Bildern aus der Literatur auf spezialisierte ASIPs, DSPs portiert oder FPGA-Implementierungen realisiert werden. In einer Simulation oder Emulation wird die Leistungsfähigkeit der Hardwareplattform evaluiert und ein Design-Space modelliert. Die Architektur des Neuronalen Netzes und Hardwareplattform wird in Abhängigkeit des Umfanges des Arbeit gemeinsam ausgewählt. Unter Umständen kann das Training der Neuronalen Netze hinsichtlich reduzierter Präzision und Komplexität ebenfalls betrachtet werden.

 

details

 

Master-/Diplomarbeit

Implementierung eines FPGA-basierten Systems zur Charakterisierung von Speicherbausteinen

Bild Implementierung eines FPGA-basierten Systems zur Charakterisierung von Speicherbausteinen

Betreuer:

Stephan Nolting
Guillermo Payá Vayá

Kurzbeschreibung:

Aufbau eines FPGA-basierten Soft-Core-Prozessorsystems zur automatischen Charkterisierung von elektronischen Speichermodulen

 

details

 

Implementierung und vergleichende Evaluation von Deep Convolutional Neural Networks auf applikationsspezifischen Hardwarearchitekturen

Bild Implementierung und vergleichende Evaluation von Deep Convolutional Neural Networks auf applikationsspezifischen Hardwarearchitekturen

Betreuer:

Nicolai Behmann

Kurzbeschreibung:

In einer Bachelor- oder Masterarbeit sollen unterschiedliche Architekturen tiefer Neuronaler Netze zur Klassifikation von Pixeln, Objekten oder Bildern aus der Literatur auf spezialisierte ASIPs, DSPs portiert oder FPGA-Implementierungen realisiert werden. In einer Simulation oder Emulation wird die Leistungsfähigkeit der Hardwareplattform evaluiert und ein Design-Space modelliert. Die Architektur des Neuronalen Netzes und Hardwareplattform wird in Abhängigkeit des Umfanges des Arbeit gemeinsam ausgewählt. Unter Umständen kann das Training der Neuronalen Netze hinsichtlich reduzierter Präzision und Komplexität ebenfalls betrachtet werden.

 

details