Logo Leibniz Universität Hannover
Logo: Institut für Mikroelektronische Systeme
Logo Leibniz Universität Hannover
Logo: Institut für Mikroelektronische Systeme
  • Zielgruppen
  • Suche
 

Tensilica Day 2018

Cadence Design Systems und das Institut für Mikroelektronische Systeme veranstalten gemeinsam am 07. Februar 2018 zum dritten Mal den jährlichen Tensilica Day. Thema des ganztägigen Workshops sind Prozessoren mit anwendungsspezifischem Befehlssatz (engl.: ASIP, Application-Specific Instruction-Set Processor) im aktuellen Forschungsumfeld und in der Industrie.

Der Workshop wird wie auch im letzten Jahr mit einem Tutorial von Marcus Binning, Senior Application Engineer Manager bei Cadence Designs Systems, zum Thema Instruktionssatzerweiterungen für Tensilica Prozessoren gestartet. Desweiteren präsentiert Cadence die neue Protium FPGA-Prototyping Platform anhand einer kamerabasierten Personenerkennung auf einem emulierten Tensilica IVP DSPs.

Im zweiten Teil der Veranstaltung informieren Vertreter aus Universitäten und Industrie über aktuelle Trends und Produkte zum Thema ASIP. Weiterhin besteht in der Mittagspause die Möglichkeit, ergänzend zu den Vorträgen diverse Exponate aus verschiedenen Anwendungsbereichen, die ASIP-Technologien verwenden, zu begutachten.

 


Das Programm des Tensilica Day 2018 finden Sie hier.


 


Um eine Online-Anmeldung unter folgendem Link wird gebeten. Die Teilnahme am Tensilica Day ist kostenfrei.


 


Session 1 - Tutorials

M. Binning (Cadence): Tensilica 2018. What's New?

V. Wegner (Cadence): Pedestrian Detection Demo with Tensilica IVP DSP on Protium FPGA-based prototype (Tutorial + Demo)

 

Session on Technology, Architectures and Tools

C. Dietrich (SRA, LUH): Application/Hardware-Aware Operating System Design

H. Stolberg (Videantis): ASIP Video Processing Architecture Videantis

D. Göhringer (TUD): Self-Adaptive Multiprocessor Systems-on-Chip

G. Payá Vayá (IMS, LUH): The KAVUAKA Hearing Aid Processor

G. Teepe (Globalfoundries): FDX-Technology for Digital-SOC and Analog-RF system integration

 

Session on ASIP-Case Studies

M. Hübner (RUB): Run-Time Reconfigurable Processor Architectures for Embedded Systems

M. Zeller (Dream Chip): Best Practice Design Experience with a Multiprocessor Tensilica Chip Architecture for Automotive Applications

J. Benndorf (Dream Chip): SmartHeaP – A 22nm FDX Ultra Low Power Design based on Cadence Tensilica Processor Architecture for Hearing Aid Applications

N. Behmann (IMS, LUH): Low-Power Implementation of CNN-based Object-Detection on Tensilica Vision Series DSPs

 


Informationen zum Tensilica Day 2017 finden Sie hier.

Informationen zum Tensilica Day 2016 finden Sie hier.