Logo Leibniz Universität Hannover
Logo: Institut für Mikroelektronische Systeme
Logo Leibniz Universität Hannover
Logo: Institut für Mikroelektronische Systeme
  • Zielgruppen
  • Suche
 

Tensilica Day 2019

Cadence Design Systems und das Institut für Mikroelektronische Systeme veranstalten gemeinsam am 23. & 24. September 2019 zum vierten Mal den jährlichen Tensilica Day. Thema des ganztägigen Workshops sind Prozessoren mit anwendungsspezifischem Befehlssatz (engl.: ASIP, Application-Specific Instruction-Set Processor) im aktuellen Forschungsumfeld und in der Industrie. Auf Grund des hohen Interesses wird der Tensilica Day in diesem Jahr auf eineinhalb Tage ausgedehnt.

Der Workshop bietet zu Beginn ein Tutorial von Cadence zum Thema Instruktionssatzerweiterungen für Tensilica Prozessoren. Desweiteren präsentiert Cadence die Protium FPGA-Prototyping Platform anhand einer kamerabasierten Personenerkennung auf einem emulierten Tensilica IVP DSPs. Im weiteren Verlauf der Veranstaltung informieren Vertreter aus Universitäten und Industrie über aktuelle Trends und Produkte zum Thema ASIP. Weiterhin besteht in der Mittagspause die Möglichkeit, ergänzend zu den Vorträgen diverse Exponate aus verschiedenen Anwendungsbereichen, die ASIP-Technologien verwenden, zu begutachten. Ein Schwerpunkt des diesjährigen Tensilica Days sind Hardware- und Software Entwicklungen für Anwendungen des Maschinellen Lernens.

Veranstaltungsort

Der Tensilica Day 2019 wird erstmalig im "Königlichen Pferdestall" der Leibniz Universität Hannover in der Appelstr. 7, 30167 Hannover ausgerichtet. Ausreichende Parkmöglichkeiten stehen in unmittelbarer Nähe zur Verfügung.

Registrierung

Für die kostenfreie Registrierung nutzen Sie bitte folgenden link

Agenda Day 1 (23. September 2019)

Welcome & Introduction

14:00

Welcome
Holger Blume, Institute of Microelectronic Systems, LU Hannover

14:15

Tensilica 2019. What's New? pdf
Cadence

Coffee Break

Session 1 Neural Network Acceleration

15:15

Configurable Processing Elements for Flexible Acceleration of Variable Precision Neural Networks pdf
Nael Al-Fasfous, Chair of Integrated Systems, TU Munich

15:45

CNN Inference on Coarse-Grain Reconfigurable Arrays under Throughput Constraints. pdf
Christian Heidorn, Hardware/Software Co-Design, Department of Computer Science, Friedrich-Alexander-University Erlangen-Nürnberg (FAU)

16:15

A Power Efficient Network Coding Accelerator pdf
Mattis Hasler, Vodafone Chair, Mobile Communication Systems, TU Dresden

Coffee Break

Session 2 Theory & Software Tooling

17:00

Exploration of Memory Energy-Reduction Strategies for a Deep Learning ASIP pdf
Lennart Reimann, Institute for Communication Technologies & Embedded Systems, RWTH Aachen

17:30

Evaluation and optimization of a Tensilica processor for hearing aids pdf
Jens Karrenbauer, Institute of Microelectronic Systems, LU Hannover

Welcome Reception & Networking (18:00-20:00)

Agenda Day 2 (24. September 2019)

Welcome & Introduction 9:00

9:00

Welcome
Holger Blume, Institute of Microelectronic Systems, LU Hannover

9:15

Emulation Tutorial 
Cadence

Coffee Break

Session 3 Industrial ASIP Applications

10:30

New general purpose FPGA with novel architecture pdf
Michael Gude, Cologne Chip

11:00

Structure from motion on Tensilica Vison P6 pdf
Christoph Heinrichs, Dream Chip Technologies GmbH

11:30

A unified visual computing platform pdf
Hans-Joachim Stolberg, videantis GmbH

Lunch and Trends

1

Protium Emulation System Demonstration with Tensilica DSP
Cadence

2Custom ASIP for Computer Vision and Deep Learning
Videantis
3High-Performance, Low Power digital hearing aid ASIP/ASIC
IMS
4PANDA: Platform for the Analysis of Next-Gen Driver Assistance (outside)
IMS

Keynote

13:00

Next Generation Neuro Science Simulation Systems pdf
Tobias G. Noll, Chair of Integrated Digital Systems and Circuit Design, RWTH Aachen

Coffee Break

Session 4 ASIP Case-Studies I

14:00

Towards more adaptive accelerators: An approach utilizing the Tensilica LX7 ASIP
Florian Fricke, Chair of Computer Engineering, BTU Cottbus

14:30

InterSloth: Global Hardware-Based Scheduling in a Multi-Core RTOS on RISC-V pdf
Christian Dietrich, Systems Research and Architecture Group, LU Hannover

15:00

A Latency-optimized Hash-based Digital Signature Accelerator for the Tactile Internet pdf
Robert Wittig, Vodafone Chair, Mobile Communication Systems, TU Dresden

Coffee Break

Session 5 ASIP Case-Studies II

15:45

Application Specific Memory Controller
Norbert Wehn, Division of Microelectronic Systems Design, TU Kaiserslautern

16:15

Application-Specific Soft-Core Vector Processor for Advanced Driver
Guillermo Payá Vayá, Institute of Microelectronic Systems, LU Hannover

16:45

Approximate and stochastic computing: opportunities for processing hardware architectures pdf
Alberto Garcia-Ortiz, Chair for Integrated Digital Systems, TU Bremen

Closing (17:15-17:30)

Agenda Download 

Das Programm des Tensilica Day 2019 finden Sie hier.

Hotel

Für den Tensilica Day steht ein limitiertes Kontingent an Zimmern im Hotel "schlafgut" in unmittelbarer Nähe zum Veranstaltungsort zu einem Preis von 87,- € / Nacht (Stichwort "Uni Hannover" bei Buchung angeben) zur Verfügung.

Tensilica Day Historie

Informationen zum Tensilica Day 2018 finden Sie hier.

Informationen zum Tensilica Day 2017 finden Sie hier.

Informationen zum Tensilica Day 2016 finden Sie hier.