Konzeptionierung und Implementierung einer FPGA-basierten Architektur für das Finden korrespondierender Bildmerkmale in Stereobildpaaren

Im Rahmen des Forschungsvorhabens „DESERVE – Development Platform for Safe and Efficient Drive“ werden am Fachgebiet „Architekturen und Systeme“ programmierbare Architekturen mit Hardware-Beschleunigern für rechenintensive Bildverarbeitungsalgorithmen von Advanced Driver Assistance Systems (ADAS) untersucht. Zu den zukünftigen Aufgaben solcher ADAS gehört u.a. die Interpretation der Umgebung auf Basis von eindeutigen Bildmerkmalen.

Die merkmalsbasierte Beschreibung unserer Umwelt stützt sich auf den Vergleich und die Zuordnung eindeutiger Bildmerkmale. Dazu werden Bildmerkmale aus einer beobachteten Szene extrahiert und eindeutig beschrieben, sodass diese mit weiteren Merkmalen verglichen werden können, um korrespondierende Bildpunkte zu finden. Die Extraktion der Bildmerkmale erfolgt durch den vorgegebenen SIFT-Algorithmus, dessen gefundene Bildmerkmale ausreichender Qualität sind, um eine zuverlässige Szeneninterpretation auf Basis der Merkmale zu ermöglichen. Anhand der anschließenden Korrespondenzsuche zwischen den extrahierten Bildmerkmalen in Bildern eines Stereokamerasystems ist es möglich, die Homographie zwischen diesen beiden Bildern zu bestimmen. Die Randbedingung im Automobilbereich für die digitale Bildverarbeitung erfordert neben einer ausreichenden Bildrate zusätzlich eine Low-Power-Implementierung. Eine Beschleunigung der Korrespondenzsuche muss daher die geforderte Performance und eine begrenzte Leistungsaufnahme erfüllen. Ausreichende Leistungsfähigkeit soll durch eine FPGA-basierte Architektur erreicht werden. Der Aspekt des Datendurchsatzes ist mit der Flexibilität abzuwägen, wobei der Datendurchsatz im Vordergrund steht.

Herr Behmann erhält die Aufgabe, ein geeignetes Verfahren zur Korrespondenzsuche zwischen Bildmerkmalen auszuwählen und ein angepasstes algorithmisches Konzept mit Blick auf eine FPGA-basierte Umsetzung des Verfahrens zu erarbeiten. Hierbei stehen algorithmische Modifikationen zur Einschränkung des Suchbereichs sowie architekturspezifische Aspekte zur Beschleunigung der Verarbeitung im Vordergrund. Die Umsetzung dieses Konzepts soll unter dem Gesichtspunkt der maximalen Durchsatzrate erfolgen. Stehen für die Teilaufgaben mehrere Ansätze zur Verfügung, so sind diese jeweils einzeln zu evaluieren. Anschließend ist ein Benchmarking der Implementierung bezüglich des Datendurchsatzes und des FPGA-Ressourcenbedarfs durchzuführen. Die Funktionsfähigkeit der Implementierung ist anhand von Referenzdatensätzen nachzuweisen. Das umgesetzte Konzept wird in Form von Modellfunktionen veranschaulicht.