Entwurf, Implementierung und Evaluation eines Hardwarebeschleunigers für Neuronale Faltungsnetze auf einem FPGA-SoC
Led by: | Simon Klein, M.Sc. |
Team: | Julian Drewljau, B.Sc. |
Year: | 2020 |
Is Finished: | yes |
Led by: | Simon Klein, M.Sc. |
Team: | Julian Drewljau, B.Sc. |
Year: | 2020 |
Is Finished: | yes |