Implementierung und Optimierung eines Vektor-Koprozessors zur Bildverarbeitung auf FPGAs

Die steigende Komplexität von aktuellen Fahrerassistenz-Algorithmen, wie z.B. Objekterkennung und Klassifizierung mit neuronalen Netzen, stellt eine Herausforderung für die Automobilzulieferer dar. Das Bereitstellen einer schritthaltenden Verarbeitung (Echtzeitfähigkeit) ist selbst mit aktuellen Plattformen unter den gesetzten Rahmenbedingungen von wenigen Watt schwer zu erreichen.

Das IMS beschäftigt sich mit der Erforschung eines neuen Ansatzes von appli-kationsspezifischem Vektorprozessor für FPGAs, der durch eine modulare Struktur und Konfigurierbarkeit leicht auf unterschiedliche Anwendungen angepasst werden kann. Durch seine optimale Abbildung auf die gegebene FPGA-Architektur und neuartige Mechanismen soll der bekannte Overhead, der auf an-deren Plattformen (z.B. GPU) durch eingeschränkte Flexibilität bei Speicherzugriffen, Kontrollfluss-Operationen oder Pointer-Arithmetik entsteht, minimiert werden.

Die Aufgabenstellung dieser Masterarbeit umfasst folgende Aspekte:
•    Implementierung einer sog. „Vektorlane“ in VHDL
•    Verifikation der Funktionalität mit Hilfe des bestehenden Emulations-frameworks, Erstellung von Software Benchmarks
•    Optimierung der Performance (maximale Taktfrequenz) einer Vektor-lane mittels Floorplanning und Areaconstraints in den Place-and-Route Tools des FPGA Herstellers
•    Evaluation des Hardware-Performance Trade-offs bei unterschiedlichen Prozessorkonfigurationen